PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-339984

(43)Date of publication of application: 08.12.2000

(51)Int.CI.

G11C 19/00 G09G 3/20

(21)Application number: 11-150682

(71)Applicant:

SHARP CORP

(22)Date of filing:

28.05.1999

(72)Inventor:

WASHIO HAJIME


KUBOTA YASUSHI MAEDA KAZUHIRO

KAIZE YASUYOSHI MICHAEL JAMES BROWNLOW **CAIRNS GRAHAM ANDREW**

(54) SHIFT REGISTER AND IMAGE DISPLAY USING THE SAME

PROBLEM TO BE SOLVED: To achieve a shift register that normally operates even when the amplitude of a clock signal is small, and at the same time has less power consumption.

SOLUTION: For each SR flip-flop F1 for composing a shift register 11, a level shifter 13 for boosting a clock signal CK is provided, thus the transmission distance of the boosted clock signal and the load capacity of the level shifter 13 are reduced as compared with a case where the clock signal is boosted by only one level shifter for transmitting to each flip-flop. Each level shifter 13 operates while the level shifter 13 at the previous stage outputs a pulse, and stops the operation when the pulse output is completed, thus each level shifter 13 operates only when the clock signal CK is required to be supplied to the corresponding SR flip-flop F1, and as a result the power consumption of the shift register that normally operates even when the amplitude of the clock signal is small can be reduced.



LEGAL STATUS

[Date of request for examination]

28.03.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3473745.

[Date of registration]

19.09.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-339984 (P2000-339984A)

(43)公開日 平成12年12月8日(2000.12.8)

(51) Int.Cl.7	識別記号	FΙ	テーマコード(参考)
G11C 19/00		G11C 19/00	K 5C080
G 0 9 G 3/20	6 2 2	G 0 9 G 3/20	6 2 2 E
	623		623H

審査請求 未請求 請求項の数17 OL (全 33 頁)

		不用点	不明不 明本外以致II OL (主 30 頁)
(21)出顯番号	特顧平11-150682	(71)出廣人	000005049
			シャープ株式会社
(22)出顧日	平成11年5月28日(1999.5.28)		大阪府大阪市阿倍野区長池町22番22号
		(72)発明者	鷲尾 一
			大阪府大阪市阿倍野区長池町22番22号 シ
			ャープ株式会社内
		(72)発明者	久保田 靖
			大阪府大阪市阿倍野区長池町22番22号 シ
			ャープ株式会社内
		(74)代理人	100080034
			弁理士 原 謙三
			最終頁に続く


ACAT SELVE

(54) 【発明の名称】 シフトレジスタ、および、それを用いた画像表示装置

(57)【要約】

【課題】 クロック信号の振幅が小さい場合でも正常に 動作すると共に、消費電力の少ないシフトレジスタを実 現する。

【解決手段】 シフトレジスタ11を構成する各SRフリップフロップF1毎に、クロック信号CKを昇圧するレベルシフタ13が設けられている。これにより、クロック信号を唯一のレベルシフタで昇圧した後、各フリップフロップへ伝送する場合に比べて、昇圧後のクロック信号の伝送距離を削減でき、レベルシフタ13は、前段のレベルシフタ13がバルスを出力している間、動作し、バルス出力が終了すると動作を停止するので、対応するSRフリップフロップF1へクロック信号CKを供給する必要がある場合にのみ動作できる。これらの結果、クロック信号の振幅が小さい場合でも正常に動作するシフトレジスタの消費電力を削減できる。



【特許請求の範囲】

【請求項1】クロック信号に同期して動作する複数段の フリップフロップと、

1

上記フリップフロップの駆動電圧よりも振幅が小さなク ロック信号を昇圧して上記各フリップフロップへ印加す るレベルシフタとを有し、上記クロック信号に同期して 入力パルスを伝送するシフトレジスタにおいて、

上記各フリップフロップは、少なくとも1つのフリップ フロップからなる複数のブロックに分けられ、

上記レベルシフタは、当該各ブロック毎に設けられてい 10 ると共に、

上記複数のレベルシフタのうち、その時点で上記入力バ ルスの伝送に上記クロック信号の入力を必要としないブ ロックに対応するレベルシフタの少なくとも1つは停止 することを特徴とするシフトレジスタ。

【請求項2】上記各レベルシフタは、対応するブロック 中に、その時点でクロック信号の入力を必要としている フリップフロップが含まれている期間にのみ動作すると とを特徴とする請求項1記載のシフトレジスタ。

記フリップフロップとして、上記クロック信号に応じて セットされるセット・リセット・フリップフロップを含 んでいると共に、

上記特定ブロックに対応する特定レベルシフタは、当該 特定ブロックへのパルス入力が開始された時点で動作を 開始し、当該特定ブロックの最終段のフリップフロップ がセットされた後に動作を停止することを特徴とする請 求項1または2記載のシフトレジスタ。

【請求項4】上記特定ブロック内の上記フリップフロッ プは、1つであり、

上記特定レベルシフタは、上記特定ブロックへのバルス 入力が開始された時点で動作を開始し、パルス入力が終 了した時点で動作を停止することを特徴とする請求項3 記載のシフトレジスタ。

【請求項5】上記特定ブロック内の上記フリップフロッ ブは、複数であり、

上記特定レベルシフタは、上記特定ブロックへバルス入 力されている間、および、当該特定ブロック内の最終段 を除くフリップフロップのいずれかがパルス出力してい る間に動作することを特徴とする請求項3記載のシフト レジスタ。

【請求項6】上記特定ブロック内の上記フリップフロッ プは、複数であり、

上記特定レベルシフタは、上記特定ブロックへ入力され る信号と、上記特定ブロックの最終段のフリップフロッ プの出力信号とに応じて、出力を変化させるラッチ回路 を含んでいることを特徴とする請求項3記載のシフトレ ジスタ。

【請求項7】上記ブロックのうちの特定ブロックは、上 記フリップフロップとして、Dフリップフロップを含ん 50 少なくとも一方は、上記第1あるいは第2クロック信号

でいると共化、

上記特定ブロックに対応する特定レベルシフタは、当該 特定ブロックへのパルス入力が開始された時点で動作を 開始し、当該特定ブロックの最終段のフリップフロップ がパルス出力を終了した後に、動作を停止することを特 徴とする請求項1または2記裁のシフトレジスタ。

【請求項8】上記特定ブロック内の上記フリップフロッ プは、複数であり、

上記特定レベルシフタは、上記特定ブロックへ入力され る信号と、上記特定ブロックの最終段のフリップフロッ プの出力信号とに応じて、出力を変化させるラッチ回路 を含んでいることを特徴とする請求項7記載のシフトレ ジスタ。

【請求項9】上記レベルシフタは、動作中、上記クロッ ク信号を印加する入力スイッチング素子が常時導通する 電流駆動型のレベルシフト部を含んでいることを特徴と する請求項1、2、3、4、5、6、7または8記載の シフトレジスタ。

【請求項10】上記レベルシフタは、上記レベルシフト 【請求項3】上記ブロックのうちの特定ブロックは、上 20 部への入力信号として、上記入力スイッチング素子が遮 断するレベルの信号を与えることによって、当該レベル シフタを停止させる入力信号制御部を備えていることを 特徴とする請求項9記載のシフトレジスタ。

> 【請求項11】上記レベルシフタは、上記レベルシフト 部への電力供給を停止して、当該レベルシフタを停止さ せる電力供給制御部を備えていることを特徴とする請求 項9記載のシフトレジスタ。

【請求項12】上記各レベルシフタは、停止時に、予め 定められた値に出力電圧を保つ出力安定手段を備えてい 30 ることを特徴とする請求項1、2、3、4、5、6、 7、8、9、10または11記載のシフトレジスタ。

【請求項13】上記レベルシフタには、上記クロック信 号が伝送されるクロック信号線と、上記レベルシフト部 との間に配され、当該レベルシフタが停止している間、 開放されるスイッチが設けられていることを特徴とする 請求項12記載のシフトレジスタ。

【請求項14】マトリクス状に配された複数の画素と、 上記各画素の各行に配置された複数のデータ信号線と、 上記各画素の各列に配置された複数の走査信号線と、

40 予め定められた周期の第1クロック信号に同期して、互 いに異なるタイミングの走査信号を上記各走査信号線へ 順次与える走査信号線駆動回路と、

予め定められた周期の第2クロック信号に同期して順次 与えられ、かつ、上記各画素の表示状態を示す映像信号 から、上記走査信号が与えられた走査信号線の各画素へ のデータ信号を抽出して、上記各データ信号線へ出力す るデータ信号線駆動回路とを有する画像表示装置におい

上記データ信号線駆動回路および走査信号線駆動回路の

を上記クロック信号とする請求項1、2、3、4、5、 6、7、8、9、10、11、12または13記載のシ フトレジスタを備えていることを特徴とする画像表示装

【請求項15】上記データ信号線駆動回路、走査信号線 駆動回路および各画素は、互いに同一の基板上に形成さ れていることを特徴とする請求項14記載の画像表示装 置。

【請求項16】上記データ信号線駆動回路、走査信号線 駆動回路および各画素は、多結晶シリコン薄膜トランジ スタからなるスイッチング素子を含んでいることを特徴 とする請求項14または15記載の画像表示装置。

【請求項17】上記データ信号線駆動回路、走査信号線 駆動回路および各画素は、600度以下のプロセス温度 で製造されたスイッチング素子を含んでいることを特徴 とする請求項14、15または16記載の画像表示装 置。

【発明の詳細な説明】

[0001]

装置の駆動回路などに好適に使用され、クロック信号の 振幅が駆動電圧よりも低い場合でも入力パルスをシフト 可能なシフトレジスタ、および、それを用いた画像表示 装置に関するものである。

[0002]

【従来の技術】例えば、画像表示装置のデータ信号線駆 動回路や走査信号線駆動回路では、各データ信号を映像 信号からサンプリングする際のタイミングを取ったり、 各走査信号線へ与える走査信号を作成したりするため に、シフトレジスタが広く使用されている。

【0003】一方、電子回路の消費電力は、周波数と、 負荷容量と、電圧の2乗とに比例して大きくなる。した がって、例えば、画像表示装置への映像信号を生成する 回路など、画像表示装置に接続される回路、あるいは、 画像表示装置では、消費電力を低減するため、駆動電圧 が益々低く設定される傾向にある。

【0004】例えば、画素や、データ信号線駆動回路、 あるいは走査信号線駆動回路のように、広い表示面積を 確保するために多結晶シリコン薄膜トランジスタが使用 される回路では、基板間あるいは同一基板内において も、しきい値電圧の相違が、例えば、数[V]程度に達 することもあるため、駆動電圧の低減が十分に進んでい るとは言い難いが、例えば、上記映像信号の生成回路の ように、単結晶シリコントランジスタを用いた回路で は、駆動電圧は、例えば、5[V]や3.3[V]、あ るいは、それ以下の値に設定されていることが多い。し たがって、シフトレジスタの駆動電圧よりも低いクロッ ク信号が印加される場合、シフトレジスタには、クロッ ク信号を昇圧するレベルシフタが設けられる。

【0005】具体的には、例えば、図39に示すよう

に、上記従来のシフトレジスタ101へ、例えば、5 [V]程度の振幅のクロック信号CKが与えられると、 レベルシフタ103は、シフトレジスタ101の駆動電 圧(15[V])まで、クロック信号CKを昇圧する。 昇圧後のクロック信号CKは、各フリップフロップF1 ~F 。へ印加され、シフトレジスタ部102は、当該ク ロック信号CKに同期して開始信号SPをシフトする。 [0006]

【発明が解決しようとする課題】しかしながら、上記従 来のシフトレジスタ101では、クロック信号CKをレ ベルシフトした後、各フリップフロップF、~F。へ伝 送しているため、フリップフロップF、~F。の両端間 の距離が離れる程、伝送距離が長くなり、消費電力が増 大するという問題を生ずる。

【0007】具体的には、伝送距離が長くなるに従っ て、伝送用の信号線の容量が大きくなるので、レベルシ フタ103に、より大きな駆動能力が必要となり、消費 電力が増大する。さらに、多結晶シリコン薄膜トランジ スタを用いて、レベルシフタ103を含む上記駆動回路 【発明の属する技術分野】本発明は、例えば、画像表示 20 が形成される場合のように、レベルシフタ103の駆動 能力が十分ではない場合には、歪みのない波形を伝送す るため、図中、破線で示すように、レベルシフタ103 と各フリップフロップF、~F、との間にバッファ10 4を設ける必要があるので、さらに多くの消費電力が必 要になる。

> 【0008】近年では、より表示画面が広く、かつ、高 解像な画像表示装置が要求されているため、シフトレジ スタ部102の段数が益々増加する傾向にある。したが って、フリップフロップF、~F。の両端間の距離が増 30 大しても消費電力の少ないシフトレジスタ、および、画 像表示装置が強く求められている。

【0009】本発明は、上記の問題点に鑑みてなされた ものであり、その目的は、クロック信号の振幅が駆動電 圧よりも低い場合でも正常に動作し、かつ、消費電力の 少ないシフトレジスタ、および、それを用いた画像表示 装置を実現することにある。

[0010]

【課題を解決するための手段】本発明に係るシフトレジ スタは、上記課題を解決するために、クロック信号に同 40 期して動作する複数段のフリップフロップと、上記プリ ップフロップの駆動電圧よりも振幅が小さなクロック信 号を昇圧して上記各フリップフロップへ印加するレベル シフタとを有し、上記クロック信号に同期して入力パル スを伝送するシフトレジスタにおいて、以下の手段を講 じたことを特徴としている。

【0011】すなわち、上記各フリップフロップは、少 なくとも1つのフリップフロップからなる複数のブロッ クに分けられ、上記レベルシフタは、当該各ブロック毎 に設けられていると共に、上記複数のレベルシフタのう 50 ち、その時点で上記入力パルスの伝送に上記クロック信

号の入力を必要としないブロックに対応するレベルシフ タの少なくとも1つは停止する。

【0012】なお、各ブロックが入力パルスの伝送にク ロック信号を必要とするか否かは、シフトレジスタを構 成するフリップフロップによって決定される。例えば、 上記フリップフロップとして、クロック信号に応じてセ ットされるセット・リセット・フリップフロップが使用 される場合、ブロックは、当該ブロックへパルスが入力 されてから、最終段のフリップフロップがセットされる までの間、クロック信号を必要とし、フリップフロップ 10 がDフリップフロップの場合は、当該ブロックへパルス が入力されてから、最終段のフリップフロップがパルス 出力を終了するまでの間、クロック信号を必要とする。 なお、いずれの場合であっても、各ブロックに含まれる フリップフロップが1つで、各フリップフロップ毎にレ ベルシフタが設けられていてもよいし、複数のフリップ フロップ毎にレベルシフタが設けられていてもよい。

【0013】上記構成において、クロック信号は、複数 のレベルシフタのいずれかで昇圧された後、当該レベル シフタに対応するブロック内のフリップフロップへ印加 20 され、入力パルスは、昇圧後のクロック信号に同期し て、順次伝送される。さらに、各レベルシフタのうち、 クロック信号を出力する必要のないレベルシフタの少な くとも1つは、動作を停止する。

【0014】ここで、クロック信号を必要としないプロ ックとしては、例えば、入力パルスを伝送していないブ ロックが挙げられる。また、入力バルスを伝送している ブロックであっても、例えば、フリップフロップがクロ ック信号に応じてセットされ、より後段のフリップフロ ップの出力に応じてリセットされるセット・リセット・ フリップフロップの場合には、最終段のフリップフロッ プがセットされた後の期間は、クロック信号を必要とし

【0015】上記構成では、シフトレジスタに複数のレ ベルシフタが設けられているので、唯一のレベルシフタ が全てのフリップフロップヘレベルシフト後のクロック 信号を印加する場合に比べて、レベルシフタからフリッ プフロップへの距離を短縮できる。この結果、レベルシ フト後のクロック信号の伝送距離を短縮できるので、レ ベルシフタの負荷容量を削減でき、レベルシフタに必要 40 な駆動能力を抑制できる。これにより、例えば、レベル シフタの駆動能力が小さく、かつ、フリップフロップの 両端間の距離が長い場合であっても、レベルシフタから フリップフロップまでの間にバッファを設ける必要がな くなり、シフトレジスタの消費電力を削減できる。加え て、複数のレベルシフタのうち、少なくとも1つは、動 作を停止しているので、全てのレベルシフタが同時に動 作する場合に比べて、シフトレジスタの消費電力を削減 できる。とれらの結果、低電圧のクロック信号入力で動 作可能で、かつ、低消費電力なシフトレジスタを実現で 50 ウンタなどを用いて、フリップフロップの入出力を使用

きる。

【0016】さらに、上記構成のシフトレジスタでは、 上記各レベルシフタは、対応するブロック中に、その時 点でクロック信号の入力を必要としているフリップフロ ップが含まれている期間にのみ動作する方が好ましい。 【0017】当該構成によれば、入力パルスの伝送に必 要なレベルシフタのみが動作するので、他のレベルシフ タが動作する場合に比べて、シフトレジスタの消費電力 を大幅に削減できる。

【0018】また、上記各構成のシフトレジスタにおい て、上記ブロックのうちの特定ブロックは、上記フリッ プフロップとして、上記クロック信号に応じてセットさ れるセット・リセット・フリップフロップを含んでいる と共に、上記特定ブロックに対応する特定レベルシフタ は、当該特定ブロックへのパルス入力が開始された時点 で動作を開始し、当該特定ブロックの最終段のフリップ フロップがセットされた後に動作を停止してもよい。

【0019】当該構成によれば、特定レベルシフタは、 特定ブロックのセット・リセット・フリップフロップが 動作する際に必要な期間に、レベルシフト後のクロック 信号を供給し、セット・リセット・フリップフロップへ のクロック信号の入力が不要な場合には、動作を停止す る。この結果、上記フリップフロップとして、セット・ リセット・フリップフロップを含み、Dフリップフロッ プの場合よりも高速で動作可能なレベルシフタにおい て、消費電力を削減できる。

【0020】さらに、上記構成のシフトレジスタにおい て、上記特定ブロック内の上記フリップフロップ(セッ ト・リセット・フリップフロップ) が1つの場合には、 30 上記特定レベルシフタは、上記特定ブロックへのパルス 入力が開始された時点で動作を開始し、バルス入力が終 了した時点で動作を停止してもよい。

【0021】当該構成によれば、特定ブロックが最前段 の場合は、入力パルスを、それ以外の場合は、前段のフ リップフロップの出力を用いて、特定レベルシフタの動 作/停止を制御できる。この結果、特定レベルシフタが 動作する期間を判定する回路を他に設ける必要がなく、 シフトレジスタの構成を簡略化できる。

【0022】一方、上記構成のシフトレジスタにおい て、特定ブロック内の上記フリップフロップが複数の場 合、上記特定レベルシフタは、上記特定ブロックへパル ス入力されている間、および、当該特定ブロック内の最 終段を除くフリップフロップのいずれかがパルス出力し ている間に動作することができる。

【0023】当該構成によれば、特定ブロックへの入力 および特定ブロック内のフリップフロップの出力に基づ いて、特定レベルシフタの動作/停止を制御できる。な お、動作期間は、例えば、上記各パルス信号を論理和す るなどすれば算出でき、例えば、クロック数を数えるカ

(5)

せずに動作期間を算出する場合に比べて、簡単な回路で 動作期間を算出できる。この結果、簡単で動作速度の速 いシフトレジスタを実現できる。

【0024】また、上記構成のシフトレジスタにおいて、上記特定ブロック内の上記フリップフロップが複数の場合、上記特定レベルシフタは、上記特定ブロックへ入力される信号と、上記特定ブロックの最終段のフリップフロップの出力信号とに応じて、出力を変化させるラッチ回路を含んでいてもよい。

【0025】当該構成において、特定プロックへ信号が 10 入力されると、上記ラッチ回路は、出力を変化させ、特定レベルシフタは、ラッチ回路の出力に基づいて動作を開始する。その後、ラッチ回路は、最終段のフリップフロップが信号を出力するまで、出力を保持する。これにより、特定プロックを信号が伝送されている間、特定レベルシフタは、動作しつづける。さらに、最終段のフリップフロップが信号を出力すると、上記ラッチ回路は、出力を変化させ、特定レベルシフタは、動作を停止する。なお、シフトレジスタは、信号を伝送するので、特定レベルシフタの動作/停止のトリガとなる信号、すな 20 わち、特定プロックへの入力信号と、最終段のフリップフロップの出力信号とを監視していれば、特定レベルシフタの動作期間を正しく識別できる。

【0026】上記構成によれば、特定レベルシフタの動作/停止のトリガとなる2つの信号に基づいて、ラッチ回路の出力が変化し、特定レベルシフタの動作/停止が制御される。したがって、各フリップフロップの出力信号に基づいて動作/停止を制御する場合とは異なり、特定ブロック内のフリップフロップ数が増加しても、動作期間を判定する回路の回路構成が複雑にならない。この結果、フリップフロップ数が多い場合でも簡単な回路構成のシフトレジスタを実現できる。

【0027】一方、本発明は、フリップフロップとしてセット・リセット・フリップフロップを含む場合に限らず、上記ブロックのうちの特定ブロックが上記フリップフロップとしてDフリップフロップを含む場合にも適用できる。この場合、上記特定ブロックに対応する特定レベルシフタは、当該特定ブロックへのバルス入力が開始された時点で動作を開始し、当該特定ブロックの最終段のフリップフロップがバルス出力を終了した後に、動作40を停止する方が好ましい。

【0028】当該構成によれば、特定ブロックは、フリップフロップとして、Dフリップフロップを含んでいるので、セット・リセット・フリップフロップの場合とは異なり、入力パルスのパルス幅(クロック数)が変化する場合であっても、何ら支障なく、入力パルスを伝送できる。また、上記構成によれば、特定レベルシフタは、特定ブロックのDフリップフロップが動作する際に必要な期間に、レベルシフト後のクロック信号を供給し、Dフリップフロップへのクロック信号の入力が不要な場合

には、動作を停止する。この結果、互いに異なるバルス 幅の入力バルスを伝送可能で、かつ、消費電力の少ない シフトレジスタを実現できる。

【0029】加えて、特定ブロックへパルス入力されてから、最終段のフリップフロップがパルス出力するまでの期間は、例えば、特定ブロックへ入力されるパルス信号と、各段のフリップフロップの出力信号との論理和を算出したり、トリガとなる信号をラッチするなどすれば算出できる。したがって、この場合、フリップフロップの入出力とは別に動作期間を算出するときよりも、シフトレジスタの回路構成を簡略化できる。

【0030】また、上記構成のシフトレジスタにおいて、上記特定ブロック内の上記フリップフロップが複数の場合、上記特定レベルシフタは、上記特定ブロックへ入力される信号と、上記特定ブロックの最終段のフリップフロップの出力信号とに応じて、出力を変化させるラッチ回路を含んでいてもよい。

【0031】上記構成によれば、上述のセット・リセット・フリップフロップの場合と同様に、特定レベルシフタの動作/停止のトリガとなる2つの信号に基づいて、ラッチ回路の出力が変化し、特定レベルシフタの動作/停止が制御される。したがって、各フリップフロップの出力信号に基づいて動作/停止を制御する場合とは異なり、特定ブロック内のフリップフロップ数が増加しても、動作期間を判定する回路の回路構成が複雑にならない。この結果、フリップフロップ数が多い場合でもシフトレジスタの回路構成を簡略化できる。

号に基づいて動作/停止を制御する場合とは異なり、特 定ブロック内のフリップフロップ数が増加しても、動作 期間を判定する回路の回路構成が複雑にならない。この 30 印加する入力スイッチング素子が常時導通する電流駆動 結果、フリップフロップ数が多い場合でも簡単な回路構

【0033】当該構成によれば、レベルシフタが動作している間、レベルシフタの入力スイッチング素子は、常時導通している。したがって、クロック信号のレベルによって入力スイッチング素子を導通/遮断する電圧駆動型のレベルシフタとは異なり、クロック信号の振幅が入力スイッチング素子のしきい値電圧よりも低い場合であっても、何ら支障なく、クロック信号をレベルシフトできる。

【0034】さらに、電流駆動型のレベルシフタは、動作中、入力スイッチング素子が導通しているため、電圧駆動型のレベルシフタよりも消費電力が大きいが、複数のレベルシフタのうち、少なくとも1つが動作を停止している。これにより、クロック信号の振幅が入力スイッチング素子のしきい値電圧よりも低い場合でもレベルシフト可能で、かつ、全てのレベルシフタが同時に動作する場合よりも消費電力が少ないシフトレジスタを実現できる。

な期間に、レベルシフト後のクロック信号を供給し、D 【0035】また、上記構成のシフトレジスタにおい フリップフロップへのクロック信号の入力が不要な場合 50 て、上記レベルシフト部への入力信号として、上記入力 スイッチング素子が遮断するレベルの信号を与えること によって、当該レベルシフタを停止させる入力信号制御 部が設けられていてもよい。

9

【0036】当該構成によれば、一例として、入力スイ ッチング素子がMOSトランジスタの場合を例にして説 明すると、例えば、入力信号がゲートへ印加される場合 は、ドレインーソース間が遮断されるレベルの入力信号 をゲートへ印加すれば、入力スイッチング素子が遮断さ れる。また、入力信号がソースへ印加される場合には、 例えば、ドレインと略同じ入力信号を印加するなどし て、入力スイッチング素子を遮断する。

【0037】いずれの構成であっても、入力信号制御部 が入力信号のレベルを制御して、入力スイッチング素子 を遮断すれば、電流駆動型のレベルシフタは、動作を停 止する。これにより、入力信号制御部は、レベルシフタ を停止できると共に、停止中は、動作中に入力スイッチ ング素子へ流れる電流の分だけ、消費電力を低減でき

【0038】一方、上記各構成のシフトレジスタは、上 記レベルシフト部への電力供給を停止して、当該レベル 20 シフタを停止させる電力供給制御部を備えていてもよ

【0039】当該構成によれば、電力供給制御部は、各 レベルシフト部への電力供給を停止して、当該レベルシ フタを停止させる。これにより、電力供給制御部は、レ ベルシフタを停止できると共に、動作停止中は、動作中 にレベルシフタで消費する電力の分だけ、消費電力を低 減できる。

【0040】ところで、レベルシフタが動作を停止して レベルシフタに接続されているフリップフロップの動作 が不安定になる虞れがある。

【0041】したがって、上記各構成のシフトレジスタ において、上記レベルシフタは、停止時に、予め定めら れた値に出力電圧を保つ出力安定手段を備えている方が

【0042】当該構成によれば、レベルシフタが停止し ている間、当該レベルシフタの出力電圧は、出力安定手 段によって所定の値に保たれる。この結果、不定な出力 電圧に起因するフリップフロップの誤動作を防止でき、 より安定したシフトレジスタを実現できる。

【0043】さらに、上記各構成のシフトレジスタに は、上記クロック信号が伝送されるクロック信号線と、 上記レベルシフト部との間に配され、当該レベルシフタ が停止している間、開放されるスイッチが設けられてい る方が好ましい。なお、当該スイッチは、上記入力信号 制御部の一部としても実現できる。

【0044】上記構成では、クロック信号線に全てのレ ベルシフタが常時接続され、全レベルシフト部の入力ス イッチング素子がクロック信号線の負荷となる場合とは 50 各信号線の容量の不所望な増大を防止できると共に、集

異なり、クロック信号線へ接続される入力スイッチング 素子は、動作中のレベルシフタのものに限定される。ま た、停止中、上記スイッチが開放され、レベルシフタの 入力が不定となっても、上記出力安定手段によって、レ ベルシフタの出力が所定の値に保たれるので、フリップ フロップが誤動作しない。この結果、クロック信号線の 負荷容量を削減でき、クロック信号線を駆動する回路の 消費電力を削減できる。

【0045】一方、本発明に係る画像表示装置は、上記 10 課題を解決するために、マトリクス状に配された複数の 画素と、上記各画素の各行に配置された複数のデータ信 号線と、上記各画素の各列に配置された複数の走査信号 線と、予め定められた周期の第1クロック信号に同期し て、互いに異なるタイミングの走査信号を上記各走査信 号線へ順次与える走査信号線駆動回路と、予め定められ た周期の第2クロック信号に同期して順次与えられ、か つ、上記各画素の表示状態を示す映像信号から、上記走 査信号が与えられた走査信号線の各画素へのデータ信号 を抽出して、上記各データ信号線へ出力するデータ信号 線駆動回路とを有する画像表示装置において、上記デー タ信号線駆動回路および走査信号線駆動回路の少なくと も一方は、上記第1あるいは第2クロック信号を上記ク ロック信号とする上述のいずれかの構成のシフトレジス タを備えていることを特徴としている。

【0046】ととで、画像表示装置では、データ信号線 の数、あるいは、走査信号線の数が大きくなるに従っ て、各信号線毎のタイミングを生成するためのフリップ フロップの数が大きくなり、フリップフロップの両端間 の距離が長くなる。ところが、上記各構成のシフトレジ いる間、レベルシフタの出力電圧が不定となると、当該 30 スタは、レベルシフタの駆動能力が小さく、かつ、フリ ップフロップの両端間の距離が長い場合であっても、バ ッファを削減でき、消費電力を削減できる。

> 【0047】それゆえ、データ信号線駆動回路および走 査信号線駆動回路の少なくとも一方に、上記各構成のシ フトレジスタを備えることによって、消費電力の少ない 画像表示装置を実現できる。

【0048】さらに、上記構成の画像表示装置におい て、上記データ信号線駆動回路、走査信号線駆動回路お よび各画素は、互いに同一の基板上に形成されている方 40 が望ましい。

【0049】当該構成によれば、データ信号線駆動回 路、走査信号線駆動回路および各画素は、互いに同一の 基板上に形成されており、データ信号線駆動回路と各画 素との間の配線、並びに、走査信号線駆動回路と各画素 との間の配線は、当該基板上に配され、基板外に出す必 要がない。この結果、データ信号線の数および走査信号 線の数が増加しても、基板外に出す信号線の数が変化せ ず、組み立て時の手間を削減できる。また、各信号線を 基板外と接続するための端子を設ける必要がないため、

積度の低下を防止できる。

【0050】ところで、多結晶シリコン薄膜は、単結晶 シリコンに比べて、基板面積を拡大しやすい一方で、多 結晶シリコントランジスタは、単結晶シリコントランジ スタに比べて、例えば、移動度やしきい値などのトラン ジスタ特性が劣っている。したがって、単結晶シリコン トランジスタを用いて各回路を製造すると、表示面積の 拡大が難しく、多結晶シリコン薄膜トランジスタを用い て各回路を製造すると、各回路の駆動能力が低下してし まう。なお、両駆動回路と画素とを別の基板上に形成し 10 板(歪み点が600度以下のガラス基板)を用いても、 た場合は、各信号線で両基板間を接続する必要があり、 製造時に手間がかかると共に、各信号線の容量が増大し てしまう。

11

【0051】したがって、上述の各構成の画像表示装置 では、上記データ信号線駆動回路、走査信号線駆動回路 および各画素は、多結晶シリコン薄膜トランジスタから なるスイッチング素子を含んでいる方が好ましい。

【0052】当該構成では、上記データ信号線駆動回 路、走査信号線駆動回路および各画素は、いずれも、多 結晶シリコン薄膜トランジスタからなるスイッチング素 20 査信号線GL, との組み合わせ毎に、画素PIX(1,1) 子を含んでいるため、表示面積を容易に拡大できる。さ らに、同一基板上に容易に形成できるので、製造時の手 間や各信号線の容量を削減できる。加えて、上記各構成 のシフトレジスタが使用されているので、レベルシフタ の駆動能力が低い場合であっても、何ら支障なく、レベ ルシフト後のクロック信号を各フリップフロップへ印加 できる。との結果、消費電力が少なく、かつ、表示面積 の広い画像表示装置を実現できる。

【0053】加えて、上述の各構成の画像表示装置にお いて、上記データ信号線駆動回路、走査信号線駆動回路 および各画素は、600度以下のプロセス温度で製造さ れたスイッチング素子を含んでいる方が望ましい。

【0054】当該構成によれば、スイッチング素子のブ ロセス温度が600度以下に設定されるので、各スイッ チング素子の基板として、通常のガラス基板(歪み点が 600度以下のガラス基板)を使用しても、歪み点以上 のプロセスに起因するソリやタワミが発生しない。この 結果、実装がさらに容易で、より表示面積の広い画像表 示装置を実現できる。

[0055]

【発明の実施の形態】〔第1の実施形態〕本発明の一実 施形態について図1ないし図7に基づいて説明すると以 下の通りである。なお、本発明は、入力されるクロック 信号の振幅が駆動電圧よりも小さなシフトレジスタに広 く適用できるが、以下では、好適な一例として、画像表 示装置に適用した場合について説明する。

【0056】すなわち、図2に示すように、本実施形態 に係る画像表示装置1は、マトリクス状に配された画素 PIXを有する表示部2と、各画素PIXを駆動するデ ータ信号線駆動回路3および走査信号線駆動回路4とを 50 3によって、それぞれのデータ信号線SLへ出力され

備えており、制御回路5が各画素PIXの表示状態を示 す映像信号DATを生成すると、当該映像信号DATに 基づいて画像を表示できる。

【0057】上記表示部2および両駆動回路3・4は、 製造時の手間と、配線容量とを削減するために、同一基 板上に設けられている。また、より多くの画素PIXを 集積し、表示面積を拡大するために、上記各回路2~4 は、ガラス基板上に形成された多結晶シリコン薄膜トラ ンジスタから構成されている。さらに、通常のガラス基 歪み点以上のプロセスに起因するソリやタワミが発生し ないように、上記多結晶薄膜シリコントランジスタは、 600度以下のプロセス温度で製造される。

【0058】 ことで、上記表示部2は、1 (エル:以下 では、参照の便宜上、大文字のしを使用する) 本のデー タ信号線SL、~SL、と、各データ信号線SL、~S L₁にそれぞれ交差するm本の走査信号線GL₁~GL 。とを備えている。し以下の任意の正整数をi、m以下 の任意の正整数をjとすると、データ信号線SL、と走 が設けられており、各画素PIX(1,1) は、隣接する2 本のデータ信号線SL,・SL,,, および、隣接する 2本の走査信号線GL、・GL,,, で包囲された部分に

【0059】一方、上記画素PIX(1.1)、は、例えば、 図3に示すように、ゲートが走査信号線GL,へ、ドレ インがデータ信号線SL、に接続された電界効果トラン ジスタ(スイッチング素子)SWと、当該電界効果トラ ンジスタSWのソースに、一方電極が接続された画素容 30 量C, とを備えている。また、画素容量C, の他端は、 全画素PIXに共通の共通電極線に接続されている。上 記画素容量C。は、液晶容量C。と、必要に応じて付加 される補助容量C、とから構成されている。

【0060】上記画素PIX(1.1)、において、走査信号 線GL,が選択されると、電界効果トランジスタSWが 導通し、データ信号線SL、に印加された電圧が画素容 量C, へ印加される。一方、当該走査信号線GL, の選 択期間が終了して、電界効果トランジスタSWが遮断さ れている間、画素容量C。は、遮断時の電圧を保持し続 40 ける。 ここで、液晶の透過率あるいは反射率は、液晶容 量C、に印加される電圧によって変化する。したがっ て、走査信号線GL、を選択し、データ信号線SL、へ 映像データに応じた電圧を印加すれば、当該画素PIX (1.1) の表示状態を、映像データを合わせて変化させる ことができる。

【0061】図2に示す画像表示装置1では、走査信号 線駆動回路4が走査信号線GLを選択し、選択中の走査 信号線GLとデータ信号線SLとの組み合わせに対応す る画素PIXへの映像データが、データ信号線駆動回路

る。これにより、当該走査信号線GLに接続された画素 PIX…へ、それぞれの映像データが書き込まれる。さ らに、走査信号線駆動回路4が走査信号線GLを順次選 択し、データ信号線駆動回路3が各データ信号線SLへ 映像データを出力する。この結果、表示部2の全画素P IXに、それぞれの映像データが書き込まれる。

13

【0062】 ここで、上記制御回路5からデータ信号線 駆動回路3までの間、各画素PIXへの映像データは、 映像信号DATとして、時分割で伝送されており、デー タ信号線駆動回路3は、タイミング信号となる所定の周 10 期のクロック信号CKSとスタート信号SPSとに基づ いたタイミングで、映像信号DATから、各映像データ を抽出している。

【0063】具体的には、上記データ信号線駆動回路3 は、クロック信号CKSに同期して、開始信号SPSを 順次シフトすることによって、所定の間隔ずつタイミン グが異なる出力信号S、~S」を生成するシフトレジス タ3aと、各出力信号S、~S、が示すタイミングで、 映像信号DATをサンプリングして、各データ信号線S ら抽出するサンプリング部3bとを備えている。同様 に、走査信号線駆動回路4は、クロック信号CKGに同 期して、開始信号SPGを順次シフトすることによっ て、所定の間隔ずつタイミングが異なる走査信号を、各 走査信号線GL、~GL。へ出力するシフトレジスタ4 aを備えている。

【0064】ととで、本実施形態に係る画像表示装置1 では、表示部2 および両駆動回路3・4 が多結晶シリコ ン薄膜トランジスタで形成されており、これらの回路2 ~4の駆動電圧Vccは、例えば、15 [V]程度に設定 されている。一方、制御回路5は、上記各回路2~4と は異なる基板上に、単結晶シリコントランジスタで形成 されており、駆動電圧は、例えば、5 [V] あるいは、 それ以下の電圧など、上記駆動電圧Vccよりも低い値に 設定されている。なお、上記各回路2~4と、制御回路 5とは、互いに異なる基板に形成されているが、両者間 で伝送される信号の数は、上記各回路2~4間の信号の 数よりも大幅に少なく、例えば、映像信号DATや、各 開始信号SPS(SPG)あるいはクロック信号CKS (CKG)程度である。また、制御回路5は、単結晶シ リコントランジスタで形成されているので十分な駆動能 力を確保しやすい。したがって、互いに異なる基板上に 形成しても、製造時の手間や配線容量あるいは消費電力 の増加は、問題とならない程度に抑えられている。

【0065】ととで、本実施形態では、上記シフトレジ スタ3a・4aの少なくとも一方は、図1に示すシフト レジスタ11が使用されている。なお、以下では、いず れのシフトレジスタとして使用する場合も含むように、 上記各開始信号SPS(SPG)をSPと称し、シフト レジスタ1の段数L(m)をnで参照し、出力信号をS 50 ロック信号の反転信号CKバーが反転入力端子に印加さ

1~S。と称する。

(8)

【0066】具体的には、上記シフトレジスタ11に は、n段のセット・リセット・フリップフロップ(SR フリップフロップ)F1、、…を含み、上記駆動電圧V こで動作するフリップフロップ部12と、上記制御回路 5から供給され、駆動電圧Vccよりも振幅が小さなクロ ック信号CKを昇圧して、各SRフリップフロップF1 (1) …へ印加するレベルシフタ13(1) …を含んでい

【0067】本実施形態では、各レベルシフタ13点、 …は、各SRフリップフロップF1gg, …と1対1に対 応するように設けられており、後述するように、クロッ ク信号CKの振幅が上記駆動電圧Vccよりも小さい場合 でも、何ら支障なく昇圧できるように、電流駆動型のレ ベルシフタとして構成されている。また、n以下で1以 上の整数をiとすると、各レベルシフタ13ccc、は、制 御信号ENA、が動作を指示している間、クロック信号 CK、および、その反転信号CKパーに基づいて、対応 するSRフリップフロップFlaxへ昇圧後のクロック L、~SL、へ出力する映像データを映像信号DATか 20 信号CK、を印加できる。さらに、制御信号ENAが動 作停止を指示している間、動作を停止して、対応するS RフリップフロップF 1(1) へのクロック信号CK, の 印加を阻止できると共に、動作停止中、後述する入力ス イッチング素子を遮断して、貫通電流に起因するレベル シフタ13は、の電力消費を削減できる。

> 【0068】一方、上記フリップフロップ部12は、1 クロック周期幅の開始信号SPをクロック信号CKの各 エッジ(立ち上がり、および、立ち下がり)毎に、次段 へ伝送できるように構成されている。具体的には、各レ ベルシフタ13つ、の出力は、インバータ11つ、を介 し、負論理のセット信号Sバーとして、SRフリップフ ロップF1(1) へ印加される。また、各SRフリップフ ロップF1cccの出力Qは、シフトレジスタ11の出力 S, として出力されると共に、次段のレベルシフタ13 (1,1) へ制御信号ENA,,, として印加される。なお、 最前段のレベルシフタ13cm には、制御信号ENA, として、図1に示す制御回路5からの開始信号SPが昇 圧された後、印加されている。さらに、各SRフリップ フロップF 1cti には、後段のSRフリップフロップF 1へのセット信号のうち、伝送するパルスのパルス幅だ け遅れた信号がリセット信号Rとして印加される。本実 施形態では、1クロック周期幅のパルスを伝送するの で、1クロック周期遅れた信号、すなわち、2段後のS RフリップフロップF 1(1+2) へのクロック信号CK (1.1)が、正論理のリセット信号として印加される。 【0069】また、奇数段のSRフリップフロップF1 (1)、Fl(1)、…がクロック信号CKの立ち上がりでセ ットされるように、奇数段のレベルシフタ13(1)…に

は、クロック信号CKが非反転入力端子に印加され、ク

れる。これとは逆に、偶数段のレベルシフタ13(1)、13 (4) …には、偶数段のSRフリップフロップF1(2) … がクロック信号CKの立ち下がりでセットされるよう に、クロック信号CKが反転入力端子に印加され、その 反転信号CKバーが非反転入力端子に印加される。

15

【0070】上記構成によれば、図4に示すように、開 始信号SPがパルス入力されている間、最前段のレベル シフタ13(1)が動作して、昇圧した後のクロック信号 CK₁をSRフリップフロップF1(1)へ印加する。C れにより、SRフリップフロップFl₁₁は、パルス入 10 力の開始時時点の後、クロック信号CKが最初に立ち上 がった時点でセットされ、出力S、をハイレベルへと変 化させる。

【0071】上記出力S、は、制御信号ENA、とし て、2段目のレベルシフタ13(1)、へ印加される。これ により、レベルシフタ13cz、は、SRフリップフロッ プF1(1)がパルス出力している間(制御信号ENA) =S、がハイレベルの間)、クロック信号CK、を出力 する。ただし、レベルシフタ13つ、には、クロック信 フタ13cz、は、クロック信号CKと極性が逆で、昇圧 された信号をクロック信号CK、として出力する。これ により、SRフリップフロップF1(2)、は、前段の出力 S、がハイレベルになった後、クロック信号CKが最初 に立ち下がった時点でセットされ、出力S。をハイレベ ルへと変化させる。

【0072】各出力信号S,は、次段のレベルシフタ1 3(1.1) へ、制御信号ENA,... として印加されている ので、2段目以降のSRフリップフロップF14, … は、前段の出力S、…よりも、クロック信号CKの1/ 30 2周期だけ遅れて、出力5. …を出力する。

【0073】一方、各段のレベルシフタ13。、、には、 2段後のレベルシフタ13,..., の出力CK... がリセ ット信号Rとして印加される。したがって、各出力S、 は、1クロック周期だけ、ハイレベルとなった後、ロー レベルへと変化する。これにより、フリップフロップ部 12は、1クロック周期幅の開始信号SPをクロック信 号CKの各エッジ(立ち上がり、および、立ち下がり) 毎に、次段へ伝送できる。

【0074】 ここで、各レベルシフタ13(1) は、SR フリップフロップF 1(1) 毎に設けられているため、S RフリップフロップF1(1)の段数が多い場合であって も、唯一のレベルシフタでクロック信号CKを昇圧した 後、全てのフリップフロップへ印加する場合に比べて、 互いに対応するレベルシフタとフリップフロップ間の距 離を短くできる。したがって、昇圧後のクロック信号C K, の伝送距離を短くできると共に、各レベルシフタ1 3(1) の負荷容量を削減できる。また、負荷容量が小さ いので、例えば、レベルシフタ13、、、が多結晶シリコ ン薄膜トランジスタから構成されている場合のように、

レベルシフタ13、、、の駆動能力を十分に確保すること が難しい場合であっても、バッファを設ける必要がな い。これらの結果、シフトレジスタ11の消費電力を削 減できる。

【0075】また、開始信号SPや、前段の出力S。。 がローレベルの間のように、各SRフリップフロップF 1(1) がクロック信号CK, の入力を必要としない場 合、レベルシフタ1345、が動作を停止している。この 状態では、クロック信号CK,が駆動されないため、駆 動に必要な電力消費が発生しない。さらに、後述するよ うに、各レベルシフタ13点、に設けられたレベルシフ ト部13aへの電力供給自体が停止されると共に、入力 スイッチング素子が遮断され、貫通電流を流さない。し たがって、電流駆動型のレベルシフタが多数(n個)設 けられているにも拘わらず、動作中のレベルシフタ13 (1) でのみ、電力が消費される。この結果、シフトレジ スタ11の消費電力を大幅に削減できる。

【0076】加えて、本実施形態に係るレベルシフタ1 3cm は、SRフリップフロップF1cm にクロック信 号CKが反転入力端子に印加されているので、レベルシ 20 号CK,が必要な期間、すなわち、開始信号SPまたは 前段の出力S₁-1 がパルス出力を開始した時点からSR フリップフロップF 1,,, がセットされるまでの期間 を、開始信号SPまたは前段の出力S1-1のみに基づい て判定している。この結果、開始信号SPまたは前段の 出力 S,-, を直接印加するだけで、各レベルシフタ13 い、の動作/停止を制御でき、新たな制御信号を作成す るための回路を設ける場合に比べて、シフトレジスタ1 1の回路構成を簡略化できる。

> 【0077】さらに、本実施形態では、各レベルシフタ 13、、が停止している間、各SRフリップフロップF 1(1) へのクロック入力が阻止される。したがって、レ ベルシフタ13(1)とは別にクロック入力の要否に応じ て導通するスイッチを設けなくても、開始信号SPを正 しく伝送できる。

【0078】ととで、上記各SRフリップフロップF1 では、例えば、図5に示すように、駆動電圧Vccと接地 レベルとの間に、P型のMOSトランジスタP1、N型 のMOSトランジスタN2およびN3が互いに直列に接 続されており、トランジスタP1・N3のゲートには、 40 負論理のセット信号Sバーが印加される。また、トラン ジスタN2のゲートには、正論理のリセット信号Rが印 加される。さらに、互いに接続された上記両トランジス タP1・N2のドレイン電位は、インバータINV1・ INV2で、それぞれ反転され、出力信号Qとして出力 される。一方、駆動電圧Vccと接地レベルとの間には、 さらに、それぞれ直列に接続されたP型のMOSトラン ジスタP4・P5 およびN型のMOSトランジスタN6 ·N7が設けられている。上記両トランジスタP5·N 6のドレインは、上記インバータ INV1の入力に接続 50 されていると共に、両トランジスタP5·N6のゲート

は、インバータINV1の出力に接続されている。さら に、上記トランジスタP4には、リセット信号Rが印加 されると共に、上記トランジスタN7のゲートには、セ ット信号Sバーが印加される。

17

【0079】上記SRフリップフロップF1では、図6 に示すように、リセット信号Rがインアクティブ(ロー レベル)の間に、セット信号Sバーがアクティブ(ロー レベル) に変化すると、上記トランジスタP1が導通し て、インバータINVIの入力をハイレベルに変化させ る。 これにより、 SRフリップフロップ F1の出力信号 10 Qは、ハイレベルへと変化する。

【0080】この状態では、リセット信号Rおよびイン バータINV1の出力によって、トランジスタP4・P 5が導通する。また、リセット信号R およびインバータ INV1の出力によって、トランジスタN2・N6が遮 断される。これにより、セット信号Sバーがインアクテ ィブに変化しても、インバータINV1の入力は、ハイ レベルに維持され、出力信号Qは、ハイレベルのまま保

ると、トランジスタP4が遮断され、トランジスタN2 が導通する。ここで、セット信号Sバーがインアクティ ブのままなので、トランジスタP1は、遮断され、トラ ンジスタN3が導通する。したがって、インバータIN V1の入力がローレベルに駆動され、出力信号Qがロー レベルへと変化する。

【0082】一方、本実施形態に係るレベルシフタ13 は、例えば、図7に示すように、クロック信号CKをレ ベルシフトするレベルシフト部13aと、クロック信号 への電力供給を遮断する電力供給制御部13bと、停止 期間中、レベルシフト部13aとクロック信号CKが伝 送される信号線とを遮断する入力制御部 (スイッチ) 1 3 c と、停止期間中、上記レベルシフト部13 a の入力 スイッチング素子を遮断する入力スイッチング素子遮断 制御部 (入力信号制御部) 13 d と、停止期間中、レベ ルシフト部13aの出力を所定の値に維持する出力安定 部(出力安定手段)13eとを備えている。

【0083】上記レベルシフト部13aは、入力段の差 SトランジスタP11・P12と、両トランジスタP1 1 · P 1 2 のソースへ所定の電流を供給する定電流源 I cと、カレントミラー回路を構成し、両トランジスタP 11・P12の能動負荷となるN型のMOSトランジス タN13・N14と、差動入力対の出力を増幅するCM OS構造のトランジスタP15・N16とを備えてい る。

【0084】上記トランジスタP11のゲートには、後 述するトランジスタN31を介して、クロック信号CK が入力され、トランジスタP12のゲートには、後述す 50

るトランジスタN33を介して、クロック信号の反転信 号CKバーが入力される。また、トランジスタN13・ N14のゲートは、互いに接続され、さらに、上記トラ ンジスタP11・N13のドレインに接続されている。 一方、互いに接続されたトランジスタP12・N14の ドレインは、上記トランジスタP15·N16のゲート に接続される。なお、トランジスタN13・N14のソ ースは、上記電力供給制御部13bとしてのN型のMO SトランジスタN21を介して接地される。

【0085】一方、上記トランジスタP11側の入力制 御部13cでは、クロック信号CKと上記トランジスタ P11のゲートとの間に、N型のMOSトランジスタN 31が設けられている。また、トランジスタP11側の 入力スイッチング素子遮断制御部13dでは、トランジ スタP11のゲートと駆動電圧Vccとの間に、P型のM OSトランジスタP32が設けられている。同様に、ト ランジスタP12のゲートには、入力制御部13cとし てのトランジスタN33を介して、クロック信号の反転 信号CKバーが印加され、入力スイッチング素子遮断制 【0081】その後、リセット信号Rがアクティブにな 20 御部13dとしてのトランジスタP34を介して、駆動 電圧Vccが与えられる。

> 【0086】また、上記出力安定部13eは、停止期間 におけるレベルシフタ13の出力電圧OUTを、接地レ ベルに安定させる構成であり、駆動電圧Vccと上記両ト ランジスタP15・N16のゲートとの間に、P型のM OSトランジスタP41を備えている。

【0087】なお、本実施形態では、制御信号ENA は、ハイレベルの場合、レベルシフタ13の動作を示す ように設定されている。したがって、上記各トランジス CKの供給が不要な停止期間に、レベルシフト部13a 30 タN21~P41のゲートには、制御信号ENAが印加

【0088】上記構成のレベルシフタ13では、制御信 号ENAが動作を示している場合(ハイレベルの場 合)、トランジスタN21・N31・N33が導通し、 トランジスタP32・P34·P41が遮断される。と の状態では、定電流源Icの電流は、トランジスタP1 1およびN13、あるいは、トランジスタP12および N14を介した後、さらに、トランジスタN21を介し て流れる。また、両トランジスタP11・P12のゲー 動入力対として、ソースが互いに接続されたP型のMO 40 トには、クロック信号CK、あるいは、クロック信号の 反転信号CKバーが印加される。この結果、両トランジ スタP11・P12には、それぞれのゲートーソース間 電圧の比率に応じた量の電圧が流れる。一方、トランジ スタN13・N14は、能動負荷として働くので、トラ ンジスタP12・N14の接続点の電圧は、両CK・C Kバーの電圧レベルの差に応じた電圧となる。当該電圧 は、CMOSのトランジスタP15・N16のゲート電 圧となり、両トランジスタP15・N16で電力増幅さ れた後、出力電圧OUTとして出力される。

【0089】上記レベルシフタ13は、クロック信号C

Kによって、入力段のトランジスタP11・P12の導 通/遮断を切り換える構成、すなわち、電圧駆動型とは 異なり、動作中、入力段のトランジスタP11・P12 が常時導通する電流駆動型であり、両トランジスタP1 1・P12のゲート-ソース間電圧の比率に応じて、定 電流源Icの電流を分流することによって、クロック信 号CKをレベルシフトする。これにより、クロック信号 CKの振幅が入力段のトランジスタP11・P12のし きい値よりも低い場合であっても、何ら支障なく、クロ ック信号CKをレベルシフトできる。

【0090】この結果、各レベルシフタ13(1)、は、図 4に示すように、それぞれに対応する制御信号ENA, がハイレベルの間、クロック信号CK、として、波高値 が駆動電圧Vccよりも低い値(例えば、5[V]程度) のクロック信号CKと同一形状で、波高値が駆動電圧V cc (例えば、15 [V]程度) に昇圧された出力電圧O UTを出力できる。

【0091】これとは逆に、制御信号ENA、が動作停 止を示している場合(ローレベルの場合)、定電流源Ⅰ cから、トランジスタP11およびN13、あるいは、 トランジスタP12およびN14を介して流れる電流 は、トランジスタN21によって遮断される。この状態 では、定電流源Icからの電流供給がトランジスタN2 1にて阻止されるため、当該電流に起因する消費電力を 削減できる。また、この状態では、両トランジスタP1 1・P12へ電流が供給されないため、両トランジスタ P11・P12は、差動入力対として動作することがで きず、出力端、すなわち、両トランジスタP12・N1 4の接続点の電位を決定できなくなる。

【0092】さらに、との状態では、各入力制御部13 cのトランジスタN31·N33が遮断される。 Cれに より、クロック信号CK(CKバー)を伝送する信号線 と、入力段の両トランジスタP11・P12のゲートと が切り離され、当該信号線の負荷容量となるゲート容量 は、動作中のレベルシフタ13のもののみに限定され る。この結果、当該信号線に複数のレベルシフタ13 い、が接続されているにも拘わらず、信号線の負荷容量 を削減でき、図2に示す制御回路5のように、クロック 信号CK(CKバー)を駆動する回路の消費電力を削減

【0093】また、停止中は、各入力スイッチング素子 遮断制御部13dのトランジスタP32・P34が導通 するので、上記両トランジスタP11・P12のゲート 電圧は、いずれも駆動電圧Vccとなり、両トランジスタ P11·P12が遮断される。これにより、トランジス タN21を遮断する場合と同様に、定電流源Icが出力 する電流分だけ、消費電流を低減できる。なお、この状 態では、両トランジスタPll・Pl2は、差動入力対 として動作することができないので、上記出力端の電位 を決定できない。

【0094】加えて、制御信号ENAが動作停止を示し ている場合には、さらに、出力安定部13eのトランジ スタP41が導通する。この結果、上記出力端、すなわ ち、CMOSのトランジスタP15・N16のゲート電 位は、駆動電圧Vにとなり、出力電圧OUTがローレベ ルとなる。これにより、図4に示すように、制御信号E NA、が動作停止を示している場合、レベルシフタ13 (1) の出力電圧OUT (CK,)は、クロック信号CK に拘わらず、ローレベルのまま保たれる。この結果、レ ベルシフタ13cccの停止中における出力電圧OUTが 不定の場合とは異なり、SRフリップフロップF1(1) の誤動作を防止でき、安定して動作可能なシフトレジス タ11を実現できる。

【0095】 (第2の実施形態) 本実施形態では、第1 の実施形態とは異なり、シフトレジスタが複数段のDフ リップフロップから構成される場合について、図8ない し図14に基づいて説明する。なお、以降の各実施形態 では、説明の便宜上、先の実施形態と同様の機能を有す る部材には、同じ参照符号を付して説明を省略する。

【0096】すなわち、図8に示すように、本実施形態 20 に係るシフトレジスタ21は、複数段のDフリップフロ ップF2(1) …からなるフリップフロップ部22と、各 DフリップフロップF2cm 毎に設けられ、図1に示す レベルシフタ13、、…と同様の構成のレベルシフタ2 3(1) …とを備えている。

【0097】上記各DフリップフロップF2は、ク ロック信号CK、がハイレベルの期間、入力Dに応じて 出力Qを変化させ、ローレベルの間、出力Qを維持する Dフリップフロップであって、各DフリップフロップF 211 の出力Qは、出力S1として出力されると共に、 次段のDフリップフロップF2(++1) へ入力される。な お、最前段のDフリップフロップF2cx、には、開始信 号SPが入力される。

【0098】また、図1と同様に、奇数段のレベルシフ タ23₍₁₎ …は、動作中、昇圧したクロック信号CKを クロック信号CK,…として出力すると共に、偶数段の レベルシフタ23(2) …は、動作中、クロック信号CK とは逆極性で昇圧された信号CK、…を出力する。な お、偶数奇数に拘わらず、DフリップフロップF2(1) には、対応するクロック信号CK、と、インバータI2

(1) で生成されたクロック信号CK,の反転信号とが、 それぞれ印加される。

【0099】ととで、DフリップフロップF2...、の出 カS、は、クロック信号CK、が立ち上がるまで変化し ないため、図1に示すSRフリップフロップF1cc、と は異なり、出力S、の立ち上がり時点だけではなく、立 ち下がり時点にもクロック信号CK、を必要とする。し たがって、本実施形態では、各レベルシフタ2300の 入力と出力との論理和を演算するOR回路G1㎝、が設 50 けられており、演算結果を対応するレベルシフタ23

cry への制御信号ENA、として出力している。

【0100】上記構成において、図9に示すように、開 始信号SPがパルス入力されると、制御信号ENA、が ハイレベルへと変化して、DフリップフロップF2gg へ、昇圧後のクロック信号CK、が入力される。この結 果、開始信号SPがパルス入力された後、次のクロック 信号CK、の立ち上がり時点において、Dフリップフロ ップF2cx、の出力Sxは、ハイレベルへと変化し、ク ロック信号CK、がローレベルの間は、開始信号SPが ローレベルへと変化しても、ハイレベルのまま保たれ る。

【0101】開始信号SPがローレベルへと変化した 後、最初にクロック信号CK₁が立ち上がった時点で、 DフリップフロップF2(1) の出力S, は、ローレベル へと変化する。さらに、この状態では、開始信号SPお よび出力S,が共にローレベルなので、OR回路G1 (1、は、制御信号ENA、をローレベルへと変化させ、 レベルシフタ23つ、を停止させる。

【0102】CCで、各DフリップフロップF2co、の 出力S, は、次段のDフリップフロップF 2(++1) へ入 20 力され、隣接するDフリップフロップF2(1)・F2 (1+1)には、互いに逆相のクロック信号CK,・CK.1 が入力される。この結果、フリップフロップ部22は、 開始信号SPをクロック信号CKの各エッジ(立ち上が り、および、立ち下がり)毎に、次段へ伝送できる。 【0103】上記構成では、各レベルシフタ23

(1) は、対応するDフリップフロップF2(1) がクロッ ク信号CK、の入力を必要としている間、すなわち、D フリップフロップF2(1) ヘバルス入力が開始されてか ら、DフリップフロップF2(+)がパルス出力を終了す るまでの期間、動作し、残余の期間は、動作を停止でき る。この結果、・第1の実施形態と同様に、駆動電圧Vcc よりも小さな振幅のクロック信号CKで動作可能で、し かも、消費電力の少ないシフトレジスタ21を実現でき

【0104】さらに、本実施形態に係るフリップフロッ プ部22は、第1の実施形態とは異なり、入力Dとクロ ック信号CKとに基づいて、出力Qを変化させるDフリ ップフロップで構成されているので、開始信号SPのパ ルス幅(クロック数)が変化しても、何ら支障なく、開 40 始信号SPを伝送できる。

【0105】例えば、図2に示すサンプリング部3bで は、映像信号DATをサンプリングするサンプリングト ランジスタの駆動能力が低い場合には、より長いサンプ リング期間が必要となり、より長いパルス幅(時間)の 出力S、…S。を必要とする。一方、同じ時間のバルス 幅であっても、クロック信号CKの周波数が高くなるに 従って、クロック数が大きくなる。したがって、開始信 号SPのパルス幅の最適値は、サンプリングトランジス タの駆動能力とクロック信号CKの周波数とによって変 50 間、トランジスタP51・N54が遮断されるので、ト

化する。このため、図1に示すシフトレジスタ11のよ うに、出力S、…のパルス幅(クロック数)に応じて、 リセット信号Rの接続先を設定する構成の場合、所望の バルス幅(クロック数)毎に異なる回路を設計する必要 がある。また、同じデータ信号線駆動回路3を異なる周 波数のクロック信号CKで駆動する場合や、異なる表示 部2の駆動に流用する場合には、最適なパルス幅を確保 できず、表示品位を低下させる虞れがある。

【0106】とれに対して、本実施形態に係るシフトレ 10 ジスタ21は、開始信号SPのバルス幅を変更するだけ で、所望のパルス幅の出力S、…を出力できる。したが って、設計の手間を削減できると共に、上記の場合でも 表示品位が低下しない画像表示装置1を実現できる。

【0107】ただし、図5に示すように、SRフリップ フロップF1は、後述の図10に示すDフリップフロッ プF2に比べて、少ない素子で実現でき、素子の動作速 度が同一の場合、より高速に動作できる。さらに、前段 の出力 S. で、次段のレベルシフタ13 (1) の動作/ 停止を直接制御できるので、上記OR回路G1...、が不 要である。この結果、最適なパルス幅(クロック数)が 予め決定でき、高速で回路規模の小さなシフトレジスタ が要求される場合には、SRフリップフロップF1を使 用する方が好ましい。

【0108】ここで、上記各DフリップフロップF2で は、例えば、図10に示すように、駆動電圧Vccと接地 レベルとの間に、P型のMOSトランジスタP51・P 52、並びに、N型のMOSトランジスタN53・N5 4が互いに直列に接続されている。上記トランジスタP 52·N53のゲートには、入力信号Dが印加され、互 いに接続された両トランジスタP52・N53のドレイ ン電位は、インバータ INV51で反転された後、出力 Qとして出力される。一方、駆動電圧Vccと接地レベル との間には、さらに、それぞれ直列に接続されたP型の MOSトランジスタP55・P56、並びに、N型のM OSトランジスタN57・N58が設けられている。上 記両トランジスタP56・N57のドレインは、インバ ータINV51の入力に接続され、それぞれのゲート は、インバータINV51の出力に接続されている。さ らに、上記トランジスタP51·N58のゲートには、 クロック信号の反転信号CKバーが印加され、トランジ スタN54・P55のゲートには、クロック信号CKが 印加される。

【0109】上記構成のDフリップフロップF2では、 クロック信号CKがハイレベルの間、トランジスタP5 1・N54が導通し、トランジスタP55・N58が遮 断される。これにより、入力Dは、トランジスタP52 ・N53で反転された後、インバータINV51で反転 される。との結果、出力Qは、入力Dと同じ値に変化す る。これとは逆に、クロック信号CKがローレベルの

ランジスタP52·N53は、入力Dを反転できない。 また、この状態では、トランジスタP55・N58が導 通して、インバータINV51の出力が入力に帰還され る。この結果、クロック信号CKがローレベルの間、出 力Qは、入力Dがハイレベルであっても、クロック信号 CKの立ち下がり時点と同じ値に保たれる。したがっ て、図11に示すように、DフリップフロップF2の出 力Qは、入力Dが変化した後、最初に、クロック信号C Kが立ち上がった時点で、入力Dに追従して変化する。 【0110】一方、上記各OR回路G1には、例えば、 図12に示すように、各入力IN(1) …に対応するP型 のMOSトランジスタP61(1) …からなる直列回路 と、各入力IN₁₁、…に対応するN型のMOSトランジ スタN62㎝、…からなる並列回路と、P型のMOSト ランジスタP63およびN型のMOSトランジスタN6 4からなるCMOSインバータとが設けられている。と とで、上記OR回路G1は、2入力のOR回路なので、 トランジスタP61・N62は、それぞれ2つずつ設け 5h, 15は、入力IN、、、が印加され、トランジスタP62。、、 ・N62つ、のゲートには、入力INの、が印加され る。また、上記直列回路と並列回路とは、互いに直列に 接続され、駆動電圧Vccと接地レベルとの間に配され る。さらに、上記直列回路と並列回路との接続点は、C MOSインバータの入力端、すなわち、上記両トランジ スタP63·N64のゲートに接続される。 これによ り、OR回路G1は、上記CMOSインバータの出力端 となるトランジスタP63·N64のドレインから、入 カIN(1)、・IN(2)の論理和を出力できる。 【0111】ところで、図8では、各Dフリップフロッ

23

プF277 の入出力を論理和して、レベルシフタ23 (1) へ動作/停止を指示するOR回路G1(1) が設けら れているが、各レベルシフタ自体が、Dフリップフロッ プF2cccの入出力を論理和して動作/停止を判断でき れば、OR回路G1(1)を省略できる。

【0112】具体的には、図13に示すように、本変形 例に係るシフトレジスタ21aでは、レベルシフタ23 (1)、に代えて、制御信号ENA、・ENA、のいずれか がアクティブ(真)の場合に動作するレベルシフタ24 路G1(1) が省略され、DフリップフロップF2(1)の 入出力が制御信号ENA、・ENA、として、互いに対 応するレベルシフタ24つ、に直接入力されている。

【0113】上記レベルシフタ24は、例えば、図14 に示すように、図7に示すレベルシフタ13と略同様の 構成であるが、当該レベルシフタ13とは異なり、電力 供給制御部24b~出力安定部24eにおいて、制御信 号ENA: · ENA: に対応して、同数(この場合は2 個)の各トランジスタN21~P41が設けられてい

ンジスタN21つ、・N21つ、が互いに並列に接続さ れている。同様に、トランジスタP11に対応する入力 制御部24 cでは、トランジスタN31(1)、・N31 (2) が、トランジスタP12に対応する入力制御部24 cでは、トランジスタN33cx、・N33cx、が、それ ぞれ互いに並列に接続されている。一方、出力安定部2 4 e では、トランジスタP 4 1 (1) · P 4 1 (2) が互い に直列に接続され、各入力スイッチング素子遮断制御部 24dは、互いに直列に接続されたトランジスタP32 (1) · P32(2)、あるいは、互いに直列に接続された トランジスタP34(1)・P34(2) から構成される。 また、本実施形態では、シフトレジスタ21 aがハイレ ベルのパルス信号を伝送するので、上記各トランジスタ N21cm、~P41cmのうち、制御信号ENA, に対 応する方(添字が(1)のもの)のゲートには、制御信号 ENA、が印加され、制御信号ENA、に対応する方 (添字が、2, のもの)のゲートには、対応する制御信号 ENA、が印加される。

【0114】上記構成によれば、制御信号ENA、また はENA、の少なくとも一方がハイレベルの場合、トラ ンジスタN21(1), ·N21(2), のいずれかと、トラン ジスタN31(1) ・N31(2) のいずれかと、トランジ スタN33(1) ・N33(2) のいずれかとが導通す る。また、トランジスタP32(1) ・P32(1) の いずれかと、トランジスタP34(1)、・P34(2)、のい ずれかと、トランジスタP41(1) · P41(2) のいず れかとが遮断される。この結果、上記レベルシフタ13 と同様に、レベルシフタ24が動作する。これとは逆 に、制御信号ENA、およびENA、のいずれもがロー レベルの場合、N型のトランジスタN21cx、~N34 (1) 全てが遮断され、P型のトランジスタP31(1) ~ P41(2) 全てが導通するので、上記レベルシフタ13 と同様に、レベルシフタ24が動作を停止する。この結 果、図8に示すレベルシフタ23は、と同様に、レベル シフタ2 4(+) は、対応するDフリップフロップF2 (1) の入出力に応じて、動作/停止でき、同様の効果を 得ることができる。

【0115】 (第3の実施形態) ところで、上記第1お よび第2の実施形態では、フリップフロップ毎にレベル cu, が設けられている。これに伴い、図8に示すOR回 40 シフタを設けているが、回路規模の削減が強く要求され る場合には、以下の各実施形態に示すように、複数のフ リップフロップ毎にレベルシフタを設けてもよい。本実 施形態では、図15ないし図19を参照して、複数のS Rフリップフロップ毎に、レベルシフタが設けられてい る場合について説明する。

【0116】すなわち、本実施形態に係るシフトレジス タ11aでは、図15に示すように、N個のSRフリッ プフロップF1は、K個のSRフリップフロップF1毎 に分けられ、複数のブロックB、~B、に分割されてい る。具体的には、電力供給制御部24bにおいて、トラ 50 る。さらに、レベルシフタ13は、各ブロックB毎に設

けられている。なお、以下では、説明の便宜上、P以下 で1以上の整数をi、K以下で1以上の整数をjとする と、i番目のブロックB, において、j番目のSRフリ ップフロップF1を、F1(1.1) のように参照する。 【0117】さらに、本実施形態では、各ブロックB、 毎に、レベルシフタ1300 へ制御信号ENA, を指示 するOR回路G2(1)、が設けられている。当該OR回路 G2(1)は、当該ブロックB、への入力信号と、当該ブ ロックB,内の最終段を除くSRフリップフロップF1 (1.1) … F 1, (к-1) の各出力信号との論理和を算出 し、上記レベルシフタ13cc、へ出力するK入力のOR 回路である。ととで、ブロックB、への入力信号は、最 前段のブロックB₁では、開始信号SPであり、2段目 以降のブロックB、では、前段のブロックB、、の出力 信号である。上記OR回路G2は、例えば、図16に示 すように、図12に示すOR回路G1において、トラン ジスタP61の個数とトランジスタN62の個数とを入 力の数(この場合は、K個)に増加させた回路によって 実現できる。

【0118】これにより、図17に示すように、当該ブ ロックB、へのパルス入力が開始された時点から、最終 段より1つ前のSRフリップフロップF1(1,(1-1))の 出力S、(水-1)のパルス出力が終了する時点まで、レベ ルシフタ13(1) への制御信号ENA, がハイレベルと なる。この結果、レベルシフタ13、、は、少なくと も、当該ブロックB,内のSRフリップフロップF1 (1.1) …F1(1.1) のいずれかがクロック信号CK(の 入力を必要とする間、すなわち、上記パルス入力が開始 された時点から、最終段のSRフリップフロップF1 (1.K) がセットされた時点までの間、クロック信号CK ,を出力できると共に、上記SRフリップフロップF1 (1-K) がセットされた後、SRフリップフロップF1 (1.(x-1)) の出力S,(x-1) のパルス出力が終了した時 点で動作を停止できる。

【0119】 ここで、本実施形態では、レベルシフタ1 3cm は、当該ブロックB、のSRフリップフロップF 1(1,1) うち、いずれかがクロック入力を必要としてい る場合、クロック信号CK」を出力し続けるため、各S RフリップフロップF1(1.1) ヘクロック信号CK , を、そのまま供給すると、図17中、破線で示すよう に、SRフリップフロップF1(1.1) がリセットされた 後、再び、SRフリップフロップF1_{c1、6}、がセットさ れるので、開始信号SPの1パルスから複数のパルスが 生成されてしまう。したがって、図15に示すように、 上記シフトレジスタ11aには、レベルシフタ13(1) と各SRフリップフロップF1_{ct.t} との間に、スイッ チS♥₁、↑が設けられており、前段のSRフリップフロ ップF1(1.(1-1)) がパルス出力している間のみ、クロ ック信号CK, をSRフリップフロップF1(1,1)、へ印 加している。また、上記スイッチSW... が遮断されて 50 すなわち、図20に示すように、本実施形態に係るシフ

いる間、各SRフリップフロップF1(1.1) へのセット 入力を阻止するために、各SRフリップフロップF1 (1.1) の負論理のセット端子Sバーには、P型のMOS トランジスタP、、、を介して駆動電圧Vccが印加されて いる。シフトレジスタ11aの最前段では、トランジス タア1.1 のゲートには、開始信号SPが印加され、残余 の段のトランジスタア、、のゲートには、前段のSRフ リップフロップF 1 (1,1-1) の出力S,11-1 が印加され る。これにより、スイッチS♥₁₁、が遮断されている 間、トランジスタP・・・が導通して、上記セット端子S 10 バーが所定の電位(この場合は、駆動電圧Vcc)に固定 され、セット入力が阻止される。これらの結果、上記開 始信号SPは、何ら支障なく、伝送される。なお、例え ば、最終段のSRフリップフロップF1(+, K) など、リ セットされた後には、クロック信号CK、が供給されな いSRフリップフロップF1では、上記スイッチSWを 介さず、直接、クロック信号CK、を入力してもよい。 【0120】上記構成では、第1の実施形態に示すよう に、各SRフリップフロップF1毎にレベルシフタ13 を設ける場合に比べれば、レベルシフタ13とSRフリ ップフロップF1との距離は長くなるが、単一のレベル シフタから全てのSRフリップフロップへクロック信号 CKを供給する従来技術に比べれば、両者間の距離を短 縮でき、バッファを削減できるので、第1の実施形態と 略同様に、消費電力の少ないシフトレジスタ11aを実 現できる。

【0121】CCで、ブロックBに含まれるSRフリッ プフロップF1の数を増加させると、シフトレジスタ1 1aに含まれるレベルシフタ13の数を削減できるの 30 で、回路構成を簡略化できる。一方、SRフリップフロ ップF1の数を増加させ過ぎると、レベルシフタ13の 駆動能力が不足して、バッファが必要になるので、消費 電力が増大してしまう。したがって、余り消費電力を増 加させずに、回路規模の削減が要求される場合にはバッ ファを設けずに、レベルシフタ13(1)がクロック信号 CKは、を供給できる範囲内に、各ブロックB内のSR フリップフロップF1の数を設定する方が望ましい。 【0122】なお、上記実施形態では、OR回路G2で レベルシフタ13の動作/停止を制御する場合を例にし 40 て説明したが、図13亿示すレベルシフタ24と同様、 図18に示すように、レベルシフタ14自体がOR回路 G2への各入力信号に基づいて、動作/停止を決定して もよい。当該レベルシフタ14は、例えば、図19に示 すように、図14に示すレベルシフタ24において、入 力と同数(この場合は、K個)だけ、各トランジスタN 21~P41を設けた回路で実現できる。 【0123】 [第4の実施形態] 以下では、図20ない

し図24を参照して、複数のDフリップフロップ毎に、

レベルシフタが設けられている場合について説明する。

(15)

トレジスタ21bは、図8に示すシフトレジスタ21に 類似しているが、N個のDフリップフロップF2がK個 のDフリップフロップF2毎に分けられ、複数のブロッ クB, ~B, に分割されている。さらに、レベルシフタ 23は、各ブロックB毎に設けられている。

【0124】さらに、本実施形態では、各ブロックB、 毎に、レベルシフタ23(1) へ制御信号ENA、を指示 するOR回路G3(1)、が設けられている。当該OR回路 G3, は、(K+1)入力のOR回路であり、当該ブロ ックB, 内のDフリップフロップF2(1,1) …F2 (1.15) の各入出力の論理和を算出して、上記レベルシフ タ23(1) へ出力する。ここで、最前段のDフリップフ ロップF2(1.1) への入力信号は、最前段のブロックB 1 では、開始信号SPであり、2段目以降のブロックB , では、前段のブロックB₁₋₁ の出力信号である。上記 OR回路G3は、例えば、図21に示すように、図12 に示すOR回路G1において、トランジスタP61の個 数とトランジスタN62の個数とを入力の数(この場合 は、K+1個) に増加させた回路によって実現できる。 【0125】とれにより、図22に示すように、当該ブ 20 ロックB,内のDフリップフロップF2(1.1) …F2 (1.K) のいずれかがクロック信号CK, の入力を必要と する間、すなわち、当該ブロックB、へのバルス入力が 開始された時点から最終段のDフリップフロップF2 (1.17) がパルス出力を終了する時点までの期間、レベル シフタ23(1)、への制御信号ENA、がハイレベルとな り、レベルシフタ23(1)は、クロック信号CK。を出 力できる。また、残余の期間は、制御信号ENA、がロ ーレベルになるので、レベルシフタ23は、動作を 停止できる。

【0126】上記構成では、第2の実施形態に示すシフ トレジスタ21のように、各DフリップフロップF2毎 にレベルシフタ23を設ける場合に比べれば、レベルシ フタ23とDフリップフロップF2との距離は長くなる が、単一のレベルシフタから全てのDフリップフロップ ヘクロック信号CKを供給する従来技術に比べれば、両 者間の距離を短縮でき、バッファを削減できるので、第 2の実施形態と略同様に、消費電力の少ないシフトレジ スタ21bを実現できる。

【0127】さらに、第3の実施形態と同様に、本実施 形態では、上記シフトレジスタ21よりも、レベルシフ タ23の数を削減できる。さらに、余り消費電力を増加 させずに、回路規模の削減が要求される場合には、バッ ファを設けずにレベルシフタ23(1)がクロック信号C K、を供給できる範囲内に、各ブロックB、内のDフリ ップフロップF2の数を設定する方が望ましい。

【0128】また、図20では、OR回路G3でレベル シフタ23の動作/停止を制御する場合を例にして説明 したが、図18に示すシフトレジスタ11bと同様、図

タ25自体がOR回路G3への各入力信号に基づいて、 動作/停止を制御してもよい。当該レベルシフタ25 は、例えば、図24に示すように、図19に示すレベル シフタ14において、入力と同数(この場合は、K+1 個)だけ、各トランジスタN21~P41を設けた回路 で実現できる。

【0129】〔第5の実施形態〕ところで、上記第3 (第4)の実施形態では、レベルシフタあるいはOR回 路がK. (K+1) 個の信号を論理和して、レベルシフ 10 タの動作/停止を制御する場合について説明した。これ に対して、本実施形態では、ラッチ回路を用いて、レベ ルシフタの動作/停止を制御する場合について、図25 ~図29を参照しながら説明する。

【0130】具体的には、図25に示すように、本実施 形態に係るシフトレジスタ11cでは、図15に示すシ フトレジスタ11aのOR回路G2は、に代えて、ラッ チ回路31(1)が設けられている。当該ラッチ回路31 は、当該ブロックB、の最前段のSRフリップフロップ Flainへのバルス入力と、最終段のSRフリップフ ロップF1(1,15) のパルス出力とをトリガとして出力を 変化させるように構成されており、上記パルス入力が開 始された時点から、上記パルス出力が開始された時点ま での間、レベルシフタ13(1)へ動作を指示できる。

【0131】上記ラッチ回路31は、例えば、最初のブ ロックB、を例にすると、図26に示すように、負論理 のセット信号Sバーとして、インバータ31aで反転さ れた開始信号SPが印加され、正論理のリセット信号R として、最終段のSRフリップフロップF1c1.cc の出 カS_{1.K} が印加されるSRフリップフロップ31bを備 30 えている。なお、次段以降のブロックB, では、開始信 号SPに代えて、前段のブロックBinの出力が印加さ

【0132】上記構成では、図27に示すように、ラッ チ回路31cm, は、最前段のSRフリップフロップF1 (1.1) への入力がハイレベルへと変化した時点から、出 カS_{1.x} がハイレベルへ変化するまでの間、制御信号E NA、をハイレベルに設定する。これにより、レベルシ フタ13(1) は、当該期間中、クロック信号CK, を供 給し続けることができる。また、出力S4.x がハイレベ 40 ルへと変化すると、制御信号ENA、がローレベルとな り、レベルシフタ13は、が動作を停止する。この結 果、第3の実施形態と同様に、従来よりも少ない消費電 力のシフトレジスタ11cを実現できる。

【0133】さらに、本実施形態に係るラッチ回路31 ィィ,は、第3の実施形態のOR回路G2ィィ,(レベルシ フタ14(1)) のようにK個の信号に基づいてレベルシ フタ13(*, (14(*,)の動作/停止を判定する場合 とは異なり、ブロックB、内のSRフリップフロップF 1の段数Kに拘わらず、2つの信号をトリガとして、制 23に示すシフトレジスタ21cのように、レベルシフ 50 御信号ENA,を生成している。したがって、判定に必 要な信号を伝送する信号線の数を2本に削減できる。ここで、判定用の信号線の数が増加すると、出力S_{1.1}やクロック信号CK・CK,を伝送する信号線との交差点が増加して、各信号線の容量が増加する虞れがある。ところが、本実施形態では、判定用の信号線が2本に削減されているので、第3の実施形態よりも判定用の信号線に起因する配線容量の増加を抑制でき、さらに、消費電力の小さなシフトレジスタ11cを実現できる。

【0135】上記ラッチ回路32には、2分周器を構成 する2つのDフリップフロップ32a・32bと、開始 信号SPおよび出力S1、の論理和の否定を算出するN OR回路32cと、NOR回路32cの出力を反転する インバータ32 dとが設けられている。上記Dフリップ 20 フロップ32aの出力Qは、Dフリップフロップ32b を介して、Dフリップフロップ32aへ入力されてい る。また、Dフリップフロップ32aには、インバータ 32dの出力Lset がクロックとして印加され、Dフリ ップフロップ32bには、NOR回路32cの出力がク ロックとして印加される。さらに、Dフリップフロップ 32aの出力Lour が制御信号ENA, として出力され る。この結果、図29に示すように、ラッチ回路32 (1) は、上記ラッチ回路31(1) と同様に、最前段のS RフリップフロップF 1(1,1) ヘパルス入力が開始され てから、出力Sィҝ の立ち上がり時点まで、ハイレベル の制御信号ENA, を出力して、レベルシフタ13(1) に動作を指示できる。

【0136】なお、本実施形態では、ラッチ回路($31\cdot32$)のトリガとして、最前段のSRフリップフロップF1(1.1.1、へのバルス入力の開始と、最終段のSRフリップフロップF1(1.1.1、のバルス出力の開始とを用いたが、これに限るものではない。ブロックB、内のSRフリップフロップF1がクロック信号CK、を必要とする期間よりも前のタイミングで制御信号ENA、をアクティブに改定可能な信号と、当該期間の後のタイミングで制御信号ENA、をインアクティブに改定可能な信号とをトリガとすれば、同様の効果が得られる。

【0137】 (第6の実施形態) 本実施形態では、Dフリップフロップを用いたシフトレジスタにおいて、ラッチ回路でレベルシフタの動作/停止を制御する構成について、図30ないし図34を参照して説明する。

【0138】すなわち、本実施形態に係るシフトレジス のDフリップフロップF $2_{(1,1)}$ 、がパルス出力を 21 d では、図20に示すシフトレジスタ21 b のO た時点まで、ハイレベルの制御信号ENA、を R回路G $3_{(1)}$ 、に代えて、図25に示すラッチ回路 31 50 て、レベルシフタ2 $3_{(1)}$ 、に動作を指示できる。

(1) と略同様、最前段のDフリップフロップF2(1,1)へのバルス入力と、最終段のDフリップフロップF2(1,1)のバルス出力とをトリガとするラッチ回路33(1)が設けられている。ただし、上述したように、Dフリップフロップの場合は、最終段のDフリップフロップ F2(1,1)がバルス出力を停止するまでの間、クロック信号CK,が必要なので、上記ラッチ回路33(1)は、上記バルス入力が開始された時点から、上記バルス出力が停止された時点までの間、レベルシフタ23(1)へ動作を指示するように構成されている。

【0139】具体的には、上記ラッチ回路33は、最初のブロックB₁を例にすると、例えば、図31に示すように、図26に示すラッチ回路31に加えて、出力信号 L_{OUT} と、最終段の出力 $S_{1.K}$ との論理和の否定を算出するNOR回路33cと、算出結果を反転するインバータ33dとを備えている。なお、次段以降のブロックB₁₋₁の出力が印加される。

【0140】上記構成では、図32に示すように、ラッチ回路33cm、は、最前段のDフリップフロップF2cmm、への入力がハイレベルへと変化した時点から、出力Smm、がローレベルへ変化するまでの間、制御信号ENAmをハイレベルに設定する。これにより、レベルシフタ23cm、は、当該期間中、クロック信号CKmを供給し続けることができる。また、出力Smmがローレベルへと変化すると、制御信号ENAmがローレベルとなり、レベルシフタ23cmが動作を停止する。この結果、第4の実施形態と同様に、従来よりも少ない消費電力のシフトレジスタ21dを実現できる。

【0141】さらに、本実施形態では、第5の実施形態と同様に、レベルシフタ23の動作/停止の判定に必要な信号線数を削減できるので、第4の実施形態よりも判定用の信号線に起因する配線容量の増加を抑制でき、さらに、消費電力の小さなシフトレジスタ21dを実現できる。

【0142】なお、図31では、ラッチ回路33がSRフリップフロップから構成される場合を例にして説明したが、これに限るものではない。2つの信号をトリガにして、レベルシフタ13の動作/停止を制御できれば、40上記ラッチ回路31cm、に代えて、例えば、図33に示すラッチ回路34を用いても、同様の効果が得られる。【0143】当該ラッチ回路34では、図31に示すNOR回路33cおよびインバータ33dが、図28に示すラッチ回路32に付加されている。この結果、図34に示すように、ラッチ回路34は、上記ラッチ回路33と同様に、ブロックB、の最前段のDフリップフロップ F2(1,1)、ヘバルス入力が開始された時点から、最終段のDフリップフロップF2(1,1)、がバルス出力を終了した時点まで、ハイレベルの制御信号ENA、を出力し

【0144】なお、本実施形態では、ラッチ回路(33 ~34)のトリガとして、最前段のDフリップフロップ F2(1.1)へのパルス入力の開始と、最終段のDフリッ プフロップF2(4.16) のパルス出力の終了とを用いた が、これに限るものではない。ブロックB、内のDフリ ップフロップF2がクロック信号CK, を必要とする期 間よりも前のタイミングで制御信号ENA、をアクティ ブに設定可能な信号と、当該期間の後のタイミングで制 御信号ENA、をインアクティブに設定可能な信号とを トリガとすれば、同様の効果が得られる。

【0145】〔第7の実施形態〕以下では、図35を参 照して、上記第4および第6の実施形態と同様、レベル シフタ23 (24、25) が複数のDフリップフロップ F2へクロック信号CKを供給するシフトレジスタ21 b~21dにおいて、さらに消費電力を削減可能な構成 について説明する。

【0146】具体的には、本実施形態に係るシフトレジ スタは、上記シフトレジスタ21 b~21 d と同様の構 成であるが、各DフリップフロップF2(1,1) 毎にクロ ック信号制御回路26(1.1) が設けられており、レベル シフタ2311, (2411, 、2511, :以下では、23 (1) で代表する)は、クロック入力が必要なDフリップ フロップF2のみに昇圧後のクロック信号CK(1)、を供 給している。

【0147】上記クロック信号制御回路26011、は、 図35に示すように、クロック信号CK、が伝送される 信号線上に設けられたスイッチSW1(1,1) と、クロッ ク信号CK、の反転信号CK、バーの伝送線上に設けら れたスイッチSW2(1.1) とを備えている。両スイッチ SW1(1,1) · SW2(1,1) は、図8に示すレベルシフ タ23_{は、17} と同様、DフリップフロップF2_{は、1}、の 入出力の論理和を算出するOR回路G1;+,+, によって 制御され、DフリップフロップF2(1,1)がクロック信 号CK, (CK, バー)を必要とするときに導通すると 共に、クロック入力が不要な場合に遮断される。さら に、クロック信号制御回路26c1.17 には、Dフリップ フロップF2(1.1) のクロック入力端子と接地電位との 間に設けられたN型のMOSトランジスタN71(1.1) と、DフリップフロップF2_(1.1)の反転クロック入力 端子と駆動電圧Vccとの間に設けられたP型のMOSト ランジスタP72(1.1) とが設けられている。上記トラ ンジスタN71(1.1)、のゲートには、OR回路G1 (1.1) の出力がインバータINV71(1.1) で反転され た後で印加されており、上記トランジスタP72(1.1) のゲートには、OR回路G 1(1,1) の出力が印加され

【0148】上記構成では、対応するDフリップフロッ プF2(1.1) が昇圧後のクロック信号CK。 (CK、バ ー)を必要な期間、上記スイッチSW1;;;; (SW2)

クロック信号CK, (CK,バー)を印加する。一方、 クロック入力が不要な期間には、上記スイッチSW1 (1.1) ·SW2(1.1) が遮断され、例えば、Dフリップ フロップF 2 (1.1) など、両スイッチSW 1 (1.1) · S ₩2,,,,, 以降の回路と、レベルシフタ23,,,とを切 り離す。さらに、クロック入力が不要な期間には、上記 両トランジスタN71(1.1) ・P72(1.1) が導通し て、DフリップフロップF2(1.1) のクロック入力端子 および反転入力端子をそれぞれ所定の値(ローレベルお 10 よびハイレベル) に維持するので、上記両入力端子が不 定の場合とは異なり、DフリップフロップF2ctinの 誤動作を抑制できる。

【0149】上記構成によれば、クロック入力が不要な 期間中、両スイッチSW1(1.1) ・SW2(1.1) 以降の 回路と、レベルシフタ23(1) とが切り離されるので、 レベルシフタ23cc、は、現時点でクロック信号CK (1) を必要とするDフリップフロップF2(1.1) のみを 駆動すればよい。したがって、ブロックB、内の全Dフ リップフロップF2(1.1)、~F2(1.1)、を駆動する場合 に比べて、レベルシフタ2344、の負荷容量を大幅に削 減でき、消費電力を削減できる。との結果、消費電力の 小さなシフトレジスタを実現できる。

【0150】なお、上記では、DフリップフロップF2 (1.1) 毎にクロック信号制御回路26(1.1) が設けられ ている場合を例にして説明したが、これに限るものでは なく、例えば、複数のDフリップフロップF2毎にクロ ック信号制御回路26を設けてもよい。この場合、両ス イッチSW1・SW2は、両スイッチSW1・SW2に 接続されるDフリップフロップF2がクロック入力を必 30 要としている間、すなわち、最前段のDフリップフロッ プF2へのパルス入力が開始されてから、最終段のDフ リップフロップF2がパルス出力を終了するまでの間、 導通できるように、例えば、図20に示すOR回路G3 や図30(図33)に示すラッチ回路33(34)と同 様の回路によって制御される。との場合は、各Dフリッ プフロップF2毎にクロック信号制御回路26を設ける 構成と比較すると、レベルシフタ23 (24、25) の 負荷容量は大きくなるが、クロック信号制御回路26の 数を削減できるので、回路構成を簡略化できる。

【0151】〔第8の実施形態〕ところで、例えば、図 2に示すデータ信号線駆動回路3や走査信号線駆動回路 4では、上記各実施形態に係るシフトレジスタ(11・ 1 l a ~ 1 l c · 2 l · 2 l a ~ 2 l d) の各段の出力 が、タイミングを示す信号として、直接使用される場合 もあるが、複数段の出力を論理演算した信号がタイミン グ信号として使用されることもある。

【0152】以下では、第1・第3および第5の実施形 態のように、SRフリップフロップF1を用いたシフト レジスタにおいて、複数段の出力を論理演算する場合に (1.17) が導通して該DフリップフロップF2(1.17) へ 50 好適な構成について、図36および図37を参照しなが ら説明する。なお、SRフリップフロップF1を用いた 構成であれば、他の実施形態にも適用できるが、以下で は、第1の実施形態の場合を例にして説明する。

33

【0153】すなわち、本実施形態に係るシフトレジス タ11 dは、図1に示すシフトレジスタ11の構成に加 えて、互いに隣接する2つの出力S,・S,,,の論理積 を演算し、演算結果をタイミング信号SMP、として出 力するAND回路G4(1)、を備えている。さらに、最前 段のSRフリップフロップFl(1)の前段には、SRフ リップフロップF1(o) が設けられ、当該SRフリップ 10 フロップF1(o) の出力S。と、出力S1 との論理積を 算出して出力するAND回路G400、が設けられてい る。また、SRフリップフロップF1(o) には、負論理 のセット信号として、開始信号SPの反転信号SPバー が印加されており、上記SRフリップフロップF1個 の出力は、次段となるレベルシフタ13(1) に制御信号 ENA、として入力される。なお、SRフリップフロッ プF1co, は、他段のSRフリップフロップF1co, と 同様に、伝送するパルス信号のパルス幅に応じた段数 (との場合は、2段) だけ後のレベルシフタ13(1) の 20 出力CK、が印加される。

【0154】CCで、各SRフリップフロップF l(o) 、Fl(1) …の出力S。、S,…のうち、出力S 。のみが、単一のAND回路G4coo に接続されてお り、他の出力S, は、2つのAND回路G4(1-1) · G 4、、、とに接続されている。この結果、SRフリップフ ロップFlas と、残余のSRフリップフロップF1 い、とは、出力負荷が異なり、仮に同じタイミングで駆 動したとしても、出力S。と残余の出力S、… とは、 クロック信号CKに対する遅延時間が互いに異なってし まう。したがって、クロック信号CKの周波数が高い場 合には、遅延時間のズレに起因するタイミングのバラツ キを抑えるため、上記AND回路G4co, の出力信号 は、後段の回路では使用されないダミー信号DUMMY となり、残余のAND回路G4cs、…の出力SMP、… のみが、映像信号抽出に使用される。

【0155】上記構成において、SRフリップフロップ Floo には、他段とは異なり、クロック信号CKに同 期しない反転信号SPバーが負論理のセット信号として 印加されているので、出力S。のタイミング(立ち上が 40 りやパルス幅など)は、他のSRフリップフロップF1 (1) …の出力S1 …と異なっている。ところが、上述し たように、出力S。は、ダミー信号DUMMYとして後 段の回路で使用されない。したがって、出力S。のタイ ミングが異なっていたとしても、シフトレジスタ11d は、何ら支障なく、所定の時間ずつ、タイミングの異な るタイミング信号SMP、…を出力できる。

【0156】さらに、上記構成では、SRフリップフロ ップF1、。,へ反転信号SPバーが印加され、レベルシ フタ13が省かれている。したがって、SRフリップフ 50 【0161】上記構成では、制御信号ENAがハイレベ

ロップF1co, にもレベルシフタ13を設ける場合に比 べて、レベルシフタ1.3の数を削減できる。

【0157】なお、上記第1ないし第8の実施形態で は、レベルシフタ(13・14・23~25)が電流駆 動型の場合を例にして説明したが、図38に示すように 電圧駆動型のレベルシフタ41を用いてもよい。当該レ ベルシフタ41のレベルシフト部41aは、入力スイッ チング素子として、クロック信号CKに応じて導通/遮 断されるN型のMOSトランジスタN81と、クロック 信号CKの反転信号CKバーに応じて導通/遮断される N型のMOSトランジスタN82とを備えている。各ト ランジスタN81(N82)のドレインには、負荷とな るP型のMOSトランジスタP83(P84)を介して 駆動電圧Vccが印加されており、両トランジスタN81 ・N82のソースは、接地されている。また、上記トラ ンジスタN82・P84の接続点の電位は、レベルシフ タ41の出力OUTとして出力されると共に、上記トラ ンジスタP83のゲートへ印加される。同様に、上記ト ランジスタN81・P83の接続点の電位は、レベルシ フタ41の反転出力OUTバーとして出力されると共 に、上記トランジスタP84のゲートへ印加される。

【0158】一方、上記レベルシフタ41には、入力開 放スイッチ部 (スイッチ) 4 l b として、N型のMOS トランジスタN91·N92が設けられており、レベル シフタ41の動作中、上記トランジスタN81のゲート には、トランジスタN91を介してクロック信号CKが 印加されると共に、上記トランジスタN82のゲートに は、トランジスタN92を介してクロック信号CKの反 転信号CKバーが印加される。

【0159】さらに、上記レベルシフタ41には、入力 安定部41cとして、N型のMOSトランジスタN93 およびP型のMOSトランジスタP94が設けられてい る。これにより、レベルシフタ41の停止中、上記トラ ンジスタN81のゲートは、トランジスタN93を介し て接地され、上記トランジスタN82のゲートには、ト ランジスタP94を介して駆動電圧Vccが印加される。 なお、上記入力安定部41 cは、特許請求の範囲に記載 の出力安定手段に対応し、上記両トランジスタN81・ N82への入力電圧を制御して、出力を安定させる。 と とで、レベルシフタ41は、電圧駆動型であり、出力O UTを変化する場合にのみ電力を消費するので、レベル シフタ41の停止時に、入力電圧で出力電圧を制御して も電力消費が発生しない。

【0160】本実施形態では、制御信号ENAがハイレ ベルの場合、レベルシフタ41の動作を示しているの で、上記トランジスタN91・N92・P94のゲート には、制御信号ENAが印加され、トランジスタN93 には、制御信号ENAがインバータINV91にて反転 された後、印加されている。

ルの場合、トランジスタN91·N92が導通し、トラ ンジスタN81・N82がクロック信号CK、および、 その反転信号CKバーに応じて導通/遮断する。とれに より、出力OUTは、クロック信号CKがハイレベルの 場合、駆動電圧Vccのレベルにまで昇圧され、ローレベ ルの場合、接地レベルとなる。

35

【0162】これとは逆に、制御信号ENAがローレベ ルの場合には、トランジスタN93・P94が導通する ので、トランジスタN81が遮断、トランジスタN82 が導通する。この結果、出力OUTは接地レベルに保た 10 れ、反転出力OUTバーは、駆動電圧V。。に維持され る。また、この状態では、両トランジスタN91・N9 2が遮断されているので、入力スイッチング素子として のトランジスタN81(N82)のゲートは、クロック 信号CK(CKバー)の伝送線から切り離される。これ により、例えば、図2に示す制御回路5など、クロック 信号CK (CKバー)の駆動回路の負荷容量および消費 電力を削減できる。

【0163】なお、図38では、レベルシフタ13・2 る場合を例にして説明したが、上記レベルシフタ14・ 24・25と同様に、トランジスタN91~P94・イ ンバータINV91の数を制御信号ENAの数に応じて 増加させれば、複数の制御信号ENAで動作/停止を制 御できる。

【0164】上記構成のレベルシフタ41を用いた場合 であっても、レベルシフタ41が複数設けられており、 クロック出力が不要なレベルシフタ41の少なくとも1 つが停止するので、単一のレベルシフタがシフトレジス タの全フリップフロップヘクロック信号を供給する場合 30 きるという効果を奏する。 に比べて、各レベルシフタの負荷容量を削減でき、シフ トレジスタの消費電力を削減できる。

【0165】ただし、上記第1ないし第8の実施形態に 示す電流駆動型のレベルシフタ13(14・23~2 5:以下では、レベルシフタ13で代表する)は、動作 中、入力スイッチング素子 (P11・P12) へ常時電 流が流れているので、クロック信号CKの振幅が入力ス イッチング素子(トランジスタN81・N82)のしき い値よりも低く、レベルシフタ41が動作できない場合 であっても、何ら支障なく、クロック信号CKを昇圧で 40 きる。また、クロック出力の要否に応じて、レベルシフ タ13を停止させているので、出力を変化させない場合 であっても電力を消費するレベルシフタ13が複数設け られているにも拘わらず、消費電力の増大を抑制でき る。したがって、電流駆動型のレベルシフタ13を用い る方が望ましい。

【0166】なお、上記第3ないし第7の実施形態で は、K個のフリップフロップ (F1·F2) 毎にレベル シフタ (13・14・23~25) を設ける場合を例に して説明したが、シフトレジスタが複数のブロックに分 50 の場合よりも高速で動作可能なレベルシフタにおいて、

割され、各ブロック毎にレベルシフタが設けられていれ ば、各ブロックに含まれるフリップフロップの数が同じ でなくても、略同様の効果が得られる。

【0167】さらに、上記各実施形態では、シフトレジ スタの適用例として、画像表示装置を例にして説明した が、シフトレジスタの駆動電圧よりも低い振幅のクロッ ク信号CKが与えられる用途であれば、本発明に係るシ フトレジスタを広く適用できる。ただし、画像表示装置 では、解像度の向上と表示面積の拡大とが強く求められ ているため、シフトレジスタの段数が多く、かつ、レベ ルシフタの駆動能力を十分に確保できないことが多い。 したがって、画像表示装置の駆動回路に適用した場合 は、特に効果的である

[0168]

【発明の効果】本発明に係るシフトレジスタは、以上の ように、フリップフロップが少なくとも1つのフリップ フロップからなる複数のブロックに分けられ、駆動電圧 よりも小さな振幅のクロック信号を昇圧するレベルシフ タは、当該各ブロック毎に設けられていると共に、上記 3 と同様、1 つの制御信号ENAで動作/停止を制御す 20 複数のレベルシフタのうち、その時点で上記入力バルス の伝送に上記クロック信号の入力を必要としないブロッ クに対応するレベルシフタの少なくとも1つは停止する 構成である。

> 【0169】当該構成では、シフトレジスタに複数のレ ベルシフタが設けられているので、各レベルシフタから フリップフロップへの距離を短縮できる。また、複数の レベルシフタのうち、少なくとも1つは、動作を停止し ている。これらの結果、低電圧のクロック信号入力で動 作可能で、かつ、低消費電力なシフトレジスタを実現で

> 【0170】本発明に係るシフトレジスタは、上記構成 において、上記各レベルシフタは、対応するブロック中 に、その時点でクロック信号の入力を必要としているフ リップフロップが含まれている期間にのみ動作する構成 である。

> 【0171】当該構成によれば、入力バルスの伝送に必 要なレベルシフタのみが動作するので、他のレベルシフ タが動作する場合に比べて、シフトレジスタの消費電力 を大幅に削減できる。

【0172】本発明に係るシフトレジスタは、上記構成 において、上記ブロックのうちの特定ブロックに対応す る特定レベルシフタは、当該特定ブロックへのパルス入 力が開始された時点で動作を開始し、当該特定ブロック の最終段のセット・リセット・フリップフロップがセッ トされた後に動作を停止する構成である。

【0173】当該構成によれば、特定レベルシフタは、 特定ブロックのセット・リセット・フリップフロップへ のクロック信号の入力が不要な場合には、動作を停止す る。この結果、フリップフロップがDフリップフロップ 消費電力を削減できるという効果を奏する。

【0174】本発明に係るシフトレジスタは、上記構成 において、上記特定ブロック内のセット・リセット・フ リップフロップが1つの場合には、上記特定レベルシフ タは、上記特定ブロックへのパルス入力が開始された時 点で動作を開始し、パルス入力が終了した時点で動作を 停止する構成である。

37

【0175】当該構成によれば、前段のフリップフロッ ブの出力自体を用いて、特定レベルシフタの動作/停止 を制御できるので、シフトレジスタの構成を簡略化でき るという効果を奏する。

【0176】本発明に係るシフトレジスタは、上記構成 において、特定ブロック内のフリップフロップが複数の 場合、上記特定レベルシフタは、上記特定ブロックへバ ルス入力されている間、および、当該特定ブロック内の 最終段を除くフリップフロップのいずれかがパルス出力 している間に動作する構成である。

【0177】当該構成によれば、特定ブロックへの入力 および特定ブロック内のフリップフロップの出力に基づ いて、特定レベルシフタの動作/停止を制御できるの で、簡単で動作速度の速いシフトレジスタを実現できる という効果を奏する。

【0178】本発明に係るシフトレジスタは、上記構成 において、特定ブロック内のフリップフロップが複数の 場合、上記特定レベルシフタは、上記特定ブロックへ入 力される信号と、上記特定ブロックの最終段のフリップ フロップの出力信号とに応じて、出力を変化させるラッ チ回路を含んでいる構成である。

【0179】当該構成によれば、特定レベルシフタの動 作/停止のトリガとなる2つの信号に基づいて、ラッチ 回路の出力が変化し、特定レベルシフタの動作/停止が 制御されるので、フリップフロップ数が多い場合でも簡 単な回路構成のシフトレジスタを実現できるという効果 を奏する。

【0180】本発明に係るシフトレジスタは、上記構成 において、特定ブロックがDフリップフロップを含み、 特定レベルシフタは、当該特定ブロックへのパルス入力 が開始された時点で動作を開始し、当該特定ブロックの 最終段のフリップフロップがパルス出力を終了した後 に、動作を停止する構成である。

【0181】当該構成によれば、特定レベルシフタは、 特定ブロックのDフリップフロップが動作する際に必要 な期間に、レベルシフト後のクロック信号を供給し、D フリップフロップへのクロック信号の入力が不要な場合 には、動作を停止するので、互いに異なるパルス幅の入 力パルスを伝送可能で、かつ、消費電力の少ないシフト レジスタを実現できるという効果を奏する。

【0182】本発明に係るシフトレジスタは、上記構成 において、特定ブロック内に複数のDフリップフロップ を含み、特定レベルシフタは、上記特定ブロックへ入力 50 されるスイッチが設けられている構成である。

される信号と、上記特定ブロックの最終段のフリップフ ロップの出力信号とに応じて、出力を変化させるラッチ 回路を含んでいる構成である。

【0183】当該構成によれば、2つの信号に基づい て、ラッチ回路の出力が変化し、特定レベルシフタの動 作/停止が制御されるので、特定プロック内のフリップ フロップ数が多い場合でもシフトレジスタの回路構成を 簡略化できるという効果を奏する。

【0184】本発明に係るシフトレジスタは、上記構成 において、上記レベルシフタは、動作中、上記クロック 10 信号を印加する入力スイッチング素子が常時導通する電 流駆動型のレベルシフト部を含んでいる構成である。

【0185】当該構成によれば、電流駆動型のレベルシ フタのうち、少なくとも1つが動作を停止するので、ク ロック信号の振幅が入力スイッチング素子のしきい値電 圧よりも低い場合でもレベルシフト可能で、かつ、消費 電力が少ないシフトレジスタを実現できるという効果を 奏する。

【0186】本発明に係るシフトレジスタは、上記構成 のシフトレジスタにおいて、上記レベルシフト部へ、上 記入力スイッチング素子が遮断するレベルの信号を与え て、当該レベルシフタを停止させる入力信号制御部が設 けられている構成である。

【0187】当該構成によれば、入力信号制御部が入力 信号のレベルを制御して、入力スイッチング素子を遮断 するので、停止中は、動作中に入力スイッチング素子へ 流れる電流の分だけ、消費電力を低減できるという効果 を奏する。

【0188】本発明に係るシフトレジスタは、上記構成 30 において、上記レベルシフト部への電力供給を停止し て、当該レベルシフタを停止させる電力供給制御部を備 えていている構成である。

【0189】当該構成によれば、各レベルシフト部への 電力供給を停止して、当該レベルシフタを停止させるの で、停止中、動作中にレベルシフタで消費する電力の分 だけ、消費電力を低減できるという効果を奏する。

【0190】本発明に係るシフトレジスタは、上記各構 成において、上記レベルシフタは、停止時に、予め定め られた値に出力電圧を保つ出力安定手段を備えている構 40 成である。

【0191】当該構成によれば、レベルシフタが停止し ている間、当該レベルシフタの出力電圧は、出力安定手 段によって所定の値に保たれるので、不定な出力電圧に 起因するフリップフロップの誤動作を防止でき、より安 定したシフトレジスタを実現できるという効果を奏す

【0192】本発明に係るシフトレジスタは、上記各構 成において、上記レベルシフト部とクロック信号の伝送 線との間に、当該レベルシフタが停止している間、開放 39

【0193】当該構成では、クロック信号線へ接続され る入力スイッチング素子は、動作中のレベルシフタのも のに限定されるので、クロック信号線の負荷容量を削減 でき、クロック信号線を駆動する回路の消費電力を削減 できるという効果を奏する。

【0194】本発明に係る画像表示装置は、以上のよう に、データ信号線駆動回路および走査信号線駆動回路の 少なくとも一方は、上述のいずれかの構成のシフトレジ スタを備えている構成である。

【0195】当該構成によれば、データ信号線駆動回路 10 部構成を示すブロック図である。 および走査信号線駆動回路の少なくとも一方に、上記各 構成のシフトレジスタを備えているので、消費電力が少 ない画像表示装置を実現できるという効果を奏する。

【0196】本発明に係る画像表示装置は、上記構成に おいて、上記データ信号線駆動回路、走査信号線駆動回 路および各画素は、互いに同一の基板上に形成されてい る構成である。

【0197】当該構成によれば、データ信号線の数およ び走査信号線の数が増加しても、基板外に出す信号線の 数が変化しないので、各信号線の容量の不所望な増大を 20 図である。 防止できると共に、集積度の低下を防止できるという効 果を奏する。

【0198】本発明に係る画像表示装置は、上記構成に おいて、上記データ信号線駆動回路、走査信号線駆動回 路および各画素は、多結晶シリコン薄膜トランジスタか らなるスイッチング素子を含んでいる構成である。

【0199】当該構成では、上記データ信号線駆動回 路、走査信号線駆動回路および各画素は、いずれも、多 結晶シリコン薄膜トランジスタからなるスイッチング素 子を含んでいるので、消費電力が少なく、かつ、表示面 30 チャートである。 積の広い画像表示装置を実現できるという効果を奏す る。

【0200】本発明に係る画像表示装置は、上記構成に おいて、上記データ信号線駆動回路、走査信号線駆動回 路および各画素は、600度以下のプロセス温度で製造 されたスイッチング素子を含んでいる構成である。

【0201】当該構成によれば、通常のガラス基板(歪 み点が600度以下のガラス基板)を使用しても、歪み 点以上のプロセスに起因するソリやタワミが発生しない ので、実装がさらに容易で、より表示面積の広い画像表 40 示装置を実現できるという効果を奏する。

【図面の簡単な説明】

【図1】本発明の一実施形態を示すものであり、セット ・リセット・フリップフロップを含んで構成されるシフ トレジスタの要部構成を示すブロック図である。

【図2】上記シフトレジスタを用いた画像表示装置の要 部構成を示すブロック図である。

【図3】上記画像表示装置において、画素の構成例を示 す回路図である。

ャートである。

【図5】上記シフトレジスタで用いられるセット・リセ ット・フリップフロップの構成例を示す回路図である。

【図6】上記セット・リセット・フリップフロップの動 作を示すタイミングチャートである。

【図7】上記シフトレジスタにおいて、レベルシフタの 構成例を示す回路図である。

【図8】本発明の他の実施形態を示すものであり、Dフ リップフロップを含んで構成されるシフトレジスタの要

【図9】上記シフトレジスタの動作を示すタイミングチ ャートである。

【図10】上記Dフリップフロップの構成例を示す回路 図である。

【図11】上記Dフリップフロップの動作を示すタイミ ングチャートである。

【図12】上記シフトレジスタで用いられるOR回路の 構成例を示す回路図である。

【図13】上記シフトレジスタの変形例を示すブロック

【図14】上記シフトレジスタにおいて、レベルシフタ の構成例を示す回路図である。

【図15】本発明のさらに他の実施形態を示すものであ り、複数のセット・リセット・フリップフロップ毎にレ ベルシフタが設けられたシフトレジスタを示すブロック 図である。

【図16】上記シフトレジスタで用いられるOR回路の 構成例を示す回路図である。

【図17】上記シフトレジスタの動作を示すタイミング

【図18】上記シフトレジスタの変形例を示すブロック 図である。

【図19】上記シフトレジスタにおいて、レベルシフタ の構成例を示す回路図である。

【図20】本発明のまた別の実施形態を示すものであ り、複数のDフリップフロップ毎にレベルシフタが設け られたシフトレジスタを示すブロック図である。

【図21】上記シフトレジスタで用いられるOR回路の 構成例を示す回路図である。

【図22】上記シフトレジスタの動作を示すタイミング チャートである。

【図23】上記シフトレジスタの変形例を示すブロック 図である。

【図24】上記シフトレジスタにおいて、レベルシフタ の構成例を示す回路図である。

【図25】本発明のさらに他の実施形態を示すものであ り、レベルシフタの動作を制御するためのラッチ回路 と、セット・リセット・フリップフロップとを含むシフ トレジスタを示すブロック図である。

【図4】上記シフトレジスタの動作を示すタイミングチ 50 【図26】上記ラッチ回路の構成例を示すブロック図で

ある。

【図27】上記シフトレジスタの動作を示すタイミング チャートである。

41

【図28】上記ラッチ回路の他の構成例を示すブロック 図である。

【図29】上記ラッチ回路の動作を示すタイミングチャートである。

【図30】本発明のまた別の実施形態を示すものであり、上記ラッチ回路と、Dフリップフロップとを含むシフトレジスタを示すプロック図である。

【図31】上記ラッチ回路の構成例を示すブロック図である。

【図32】上記シフトレジスタの動作を示すタイミング チャートである。

【図33】上記ラッチ回路の他の構成例を示すブロック図である。

【図34】上記ラッチ回路の動作を示すタイミングチャートである。

【図35】本発明のさらに他の実施形態を示すものであ 力信号制御り、各ブロックのレベルシフタが当該ブロック内のDフ 20 31~34 リップフロップに選択的にクロック信号を供給する場合 41 b 入 に設けられるクロック信号制御回路を示す回路図であ 41 c 入る。 B₁ …

【図36】本発明のまた別の実施形態を示すものであり、シフトレジスタの要部構成を示すブロック図である。

【図37】上記シフトレジスタの動作を示すタイミング チャートである。

【図38】本発明の変形例を示すものであり、電圧駆動型のレベルシフタを示す回路図である。

【図39】従来例を示すものであり、レベルシフタを含*

* むシフトレジスタを示すブロック図である。

【符号の説明】

チ)

1 画像表示装置

3 データ信号線駆動回路

4 走査信号線駆動回路

11・11a~11d・21・21a~21c シフトレジスタ

13・14・23~25・41 レベルシフタ

13a·14a·23a~25a·41a レベルシフ 10 ト部

13b・14b・23b~25b 電力供給制御部 13c・14c・23c~25c 入力制御部 (スイッ

13d・14d 入力スイッチング素子遮断制御部 (入力信号制御部)

13 e · 14 e · 23 e ~ 25 e 出力安定部(出力安定手段)

23d~25d 入力スイッチング素子遮断制御部(入力信号制御部)

20 31~34 ラッチ回路

41b 入力開放スイッチ部 (スイッチ)

41 c 入力安定部(出力安定手段)

B₁ … ブロック (特定ブロック) F l ₍₁₎ … S R フリップフロップ (フリ

ップフロップ)

 $F2_{(1)}$... D719777097(7199)

ブフロップ)

P11・P12 トランジスタ (入力スイッチ


ング素子)


30 PIX 画素


【図1】

SP S_{1. K} L_{SET} L_{CUT} CENA₁)


【図29】









【図9】





【図13】




【図16】









[図18]




【図19】






【図23】




21c /*


【図24】




【図25】




【図30】




210



【図35】




【図36】




مر 11d

【図37】




【図38】



【図39】

101



【手続補正書】

【提出日】平成12年3月16日(2000.3.16)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項7

【補正方法】変更

【補正内容】

【請求項7】上記ブロックのうちの特定ブロックは、上記フリップフロップとして、Dフリップフロップを含んでいると共に、

上記特定ブロックに対応する特定レベルシフタは、当該特定ブロックへのパルス入力が開始された時点で動作を開始し、当該特定ブロックの最終段のフリップフロップがパルス出力を終了した後に、動作を停止することを特徴とする請求項2記載のシフトレジスタ。

【手続補正2】

【補正対象書類名】明細書

*【補正対象項目名】請求項9

【補正方法】変更

【補正内容】

【請求項9】上記レベルシフタは、動作中、上記クロック信号を印加する入力スイッチング素子が常時導通する電流駆動型のレベルシフト部を含んでいることを特徴とする請求項2、3、4、5、6、7または8記載のシフトレジスタ。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】請求項12

【補正方法】変更

【補正内容】

*

【請求項12】上記各レベルシフタは、停止時に、予め 定められた値に出力電圧を保つ出力安定手段を備えてい ることを特徴とする<u>請求項2、3、4、5、6、7、</u> 8、9、10または11記載のシフトレジスタ。

フロントページの続き

(72)発明者 前田 和宏

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

(72)発明者 海瀬 泰佳

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

(72)発明者 マイケル ジェームス ブラウンロー

イギリス国 オーエックス4 4ワイビー オックスフォード、サンドフォード オ

ン テムズ、チャーチ ロード 124

(72)発明者 グレアム アンドリュー カーンズ

イギリス国 オーエックス2 8エヌエイ チ オックスフォード、カッテスロウ、ボ

ーン クローズ22

Fターム(参考) 5C080 AA10 BB05 DD24 DD26 EE29 FF12 GG09 JJ02 JJ03 JJ04 【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第4区分

【発行日】平成14年6月28日(2002.6.28)

【公開番号】特開2000-339984 (P2000-339984A)

【公開日】平成12年12月8日(2000.12.8)

【年通号数】公開特許公報12-3400

【出願番号】特願平11-150682

【国際特許分類第7版】

G11C 19/00

G09G 3/20 622

623

[FI]

G11C 19/00 K G09G 3/20 622 E

623 H

【手続補正書】

【提出日】平成14年3月28日(2002.3.2 8)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 クロック信号に同期して動作する複数段のフリップフロップと、

上記フリップフロップの駆動電圧よりも振幅が小さなクロック信号を昇圧して上記各フリップフロップへ印加するレベルシフタとを有し、上記クロック信号に同期して 入力パルスを伝送するシフトレジスタにおいて、

上記各フリップフロップは、少なくとも1つのフリップ フロップからなる複数のブロックに分けられ、

上記レベルシフタは、当該各ブロック毎に設けられていると共に、

上記複数のレベルシフタのうち、その時点で上記入力パルスの伝送に上記クロック信号の入力を必要としないブロックに対応するレベルシフタの少なくとも1つは停止することを特徴とするシフトレジスタ。

【請求項2】 上記各レベルシフタは、対応するブロック中に、その時点でクロック信号の入力を必要としているフリップフロップが含まれている期間にのみ動作することを特徴とする請求項1記載のシフトレジスタ。

【請求項3】 上記ブロックのうちの特定ブロックは、 上記フリップフロップとして、上記クロック信号に応じ てセットされるセット・リセット・フリップフロップを 含んでいると共に、

上記特定ブロックに対応する特定レベルシフタは、当該 特定ブロックへのパルス入力が開始された時点で動作を 開始し、当該特定ブロックの最終段のフリップフロップ がセットされた後に動作を停止することを特徴とする請 求項1または2記載のシフトレジスタ。

【請求項4】 上記特定ブロック内の上記フリップフロップは、1つであり、

上記特定レベルシフタは、上記特定ブロックへのバルス 入力が開始された時点で動作を開始し、バルス入力が終 了した時点で動作を停止することを特徴とする請求項3 記載のシフトレジスタ。

【請求項5】 上記特定ブロック内の上記フリップフロップは、複数であり、

上記特定レベルシフタは、上記特定ブロックへバルス入力されている間、および、当該特定ブロック内の最終段を除くフリップフロップのいずれかがパルス出力している間に動作することを特徴とする請求項3記載のシフトレジスタ。

【請求項6】 上記特定ブロック内の上記フリップフロップは、複数であり、

上記特定レベルシフタは、上記特定ブロックへ入力される信号と、上記特定ブロックの最終段のフリップフロップの出力信号とに応じて、出力を変化させるラッチ回路を含んでいることを特徴とする請求項3記載のシフトレジスタ。

【請求項7】 上記ブロックのうちの特定ブロックは、 上記フリップフロップとして、Dフリップフロップを含 んでいると共に、

上記特定ブロックに対応する特定レベルシフタは、当該特定ブロックへのパルス入力が開始された時点で動作を開始し、当該特定ブロックの最終段のフリップフロップがパルス出力を終了した後に、動作を停止することを特徴とする請求項2記載のシフトレジスタ。

【請求項8】 上記特定ブロック内の上記フリップフロ

ップは、複数であり、

上記特定レベルシフタは、上記特定ブロックへ入力される信号と、上記特定ブロックの最終段のフリップフロップの出力信号とに応じて、出力を変化させるラッチ回路を含んでいることを特徴とする請求項7記載のシフトレジスタ。

【請求項9】 上記レベルシフタ<u>は、入力</u>スイッチング 素子<u>を備えた</u>電流駆動型のレベルシフト部を含んでいる ことを特徴とする請求項2、3、4、5、6、7または 8記載のシフトレジスタ。

【請求項10】 上記レベルシフタは、上記レベルシフト部への入力信号として、上記入力スイッチング素子が遮断するレベルの信号を与えることによって、当該レベルシフタを停止させる入力信号制御部を備えていることを特徴とする請求項9記載のシフトレジスタ。

【請求項11】 上記レベルシフタは、上記レベルシフト部への電力供給を停止して、当該レベルシフタを停止させる電力供給制御部を備えていることを特徴とする請求項9記載のシフトレジスタ。

【請求項12】 上記各レベルシフタ<u>は、出力</u>安定手段を備えていることを特徴とする請求項2、3、4、5、6、7、8、9、10または11記載のシフトレジスタ。

【請求項13】 上記レベルシフタには、上記クロック 信号が伝送されるクロック信号線と、上記レベルシフト 部との間に配され、当該レベルシフタが停止している 間、開放されるスイッチが設けられていることを特徴とする請求項12記載のシフトレジスタ。

【請求項14】 マトリクス状に配された複数の画素 と、 上記各画素の各行に配置された複数のデータ信号線と、 上記各画素の各列に配置された複数の走査信号線と、 予め定められた周期の第1クロック信号に同期して、互 いに異なるタイミングの走査信号を上記各走査信号線へ 順次与える走査信号線駆動回路と、

予め定められた周期の第2クロック信号に同期して順次与えられ、かつ、上記各画素の表示状態を示す映像信号から、上記走査信号が与えられた走査信号線の各画素へのデータ信号を抽出して、上記各データ信号線へ出力するデータ信号線駆動回路とを有する画像表示装置において、

上記データ信号線駆動回路および走査信号線駆動回路の少なくとも一方は、上記第1あるいは第2クロック信号を上記クロック信号とする請求項1、2、3、4、5、6、7、8、9、10、11、12または13記載のシフトレジスタを備えていることを特徴とする画像表示装置。

【請求項15】 上記データ信号線駆動回路、走査信号 線駆動回路および各画素は、互いに同一の基板上に形成 されていることを特徴とする請求項14記載の画像表示 装置。

【請求項16】 上記データ信号線駆動回路、走査信号 線駆動回路および各画素は、多結晶シリコン薄膜トラン ジスタからなるスイッチング素子を含んでいることを特 徴とする請求項14または15記載の画像表示装置。

【請求項17】 上記データ信号線駆動回路、走査信号線駆動回路および各画素は、600度以下のプロセス温度で製造されたスイッチング素子を含んでいることを特徴とする請求項14、15または16記載の画像表示装置。

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
П отнер.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.